像素电路及显示面板的制作方法

1.本技术涉及显示技术领域，具体涉及一种像素电路及显示面板。


背景技术：

2.像素电路处于低频工作模式下且在一帧时间中，数据信号在对应晶体管的第一个工作周期可以写入到驱动晶体管的栅极，而在同一帧中后续的其他工作周期内数据信号仅可以写入到驱动晶体管除栅极外的一个极或者两个极，数据信号如此持续地写入，驱动晶体管的三端电压会发生变化，受迟滞特性的影响，驱动晶体管的阈值电压(vth)会发生漂移(shift)，最终表现为第一个工作周期内的发光亮度与同一帧中后续的其它工作周期内的发光亮度不一致，这种亮度差异会导致亮度出现规律变化，进而呈现出严重的闪烁(flicker)。


技术实现要素：

3.本技术提供一种像素电路及显示面板，以缓解低频工作模式下驱动晶体管的阈值电压漂移的技术问题。
4.第一方面，本技术提供一种像素电路，该像素电路包括驱动晶体管、写入晶体管、第一晶体管以及电位抬升单元，写入晶体管的源极/漏极中的一个与驱动晶体管的源极/漏极中的一个连接，写入晶体管的源极/漏极中的另一个与数据线连接，写入晶体管的栅极与第一控制线连接；第一晶体管的源极/漏极中的一个与驱动晶体管的源极/漏极中的另一个连接，第一晶体管的源极/漏极中的另一个与驱动晶体管的栅极连接，第一晶体管的栅极与写入晶体管的栅极连接；电位抬升单元与驱动晶体管的栅极连接，用于在一帧中写入晶体管、第一晶体管的工作周期之后抬升驱动晶体管的栅极电位。
5.在其中一些实施方式中，电位抬升单元包括复合电容，复合电容的一端与驱动晶体管的栅极连接，复合电容的另一端与第二控制线连接。
6.在其中一些实施方式中，复合电容包括寄生电容和第一电容，寄生电容的一端与驱动晶体管的栅极连接，寄生电容的另一端与第二控制线连接；第一电容的一端与驱动晶体管的栅极连接，第一电容的另一端与第二控制线连接。
7.在其中一些实施方式中，驱动晶体管为p沟道型薄膜晶体管，写入晶体管的沟道类型与第一晶体管的沟道类型相同；第一控制线用于传输第一控制信号，第一控制信号在写入晶体管和/或第一晶体管的一个工作周期中具有至少一个脉冲。
8.在其中一些实施方式中，像素电路还包括第一发光控制晶体管、第二发光控制晶体管、发光器件以及第一初始化晶体管，第一发光控制晶体管的源极/漏极中的一个与正电源线连接，第一发光控制晶体管的源极/漏极中的另一个与驱动晶体管的源极/漏极中的一个连接，第一发光控制晶体管的栅极与发光控制线连接；第二发光控制晶体管的源极/漏极中的一个与驱动晶体管的源极/漏极中的另一个连接，第二发光控制晶体管的栅极与发光控制线连接；发光器件的阳极与第二发光控制晶体管的源极/漏极中的另一个连接，发光器
件的阴极与负电源线连接；第一初始化晶体管的源极/漏极中的一个与发光器件的阳极连接，第一初始化晶体管的源极/漏极中的另一个与第一初始化线连接，第一初始化晶体管的栅极与第二控制线连接。
9.在其中一些实施方式中，像素电路还包括存储电容和第二初始化晶体管，存储电容的一端与驱动晶体管的栅极连接，存储电容的另一端与正电源线连接；第二初始化晶体管的源极/漏极中的一个与驱动晶体管的栅极连接，第二初始化晶体管的源极/漏极中的另一个与第二初始化线连接，第二初始化晶体管的栅极与第三控制线连接；其中，在一帧中，第二初始化晶体管的工作周期早于写入晶体管和/或第一晶体管的工作周期；第三控制线用于传输第三控制信号，第三控制信号在第二初始化晶体管的一个工作周期中具有至少一个脉冲。
10.在其中一些实施方式中，像素电路在一帧中的工作阶段包括先后依次进行的初始化阶段、写入阶段、电位抬升阶段以及发光阶段；写入晶体管、第一晶体管工作于写入阶段，电位抬升单元工作于电位抬升阶段。
11.在其中一些实施方式中，第一初始化晶体管工作于电位抬升阶段。
12.在其中一些实施方式中，第二初始化晶体管工作于初始化阶段，第一发光控制晶体管、第二发光控制晶体管工作于发光阶段。
13.第二方面，本技术提供一种显示面板，该显示面板包括多个上述至少一实施方式中的像素电路。
14.本技术提供的像素电路及显示面板，通过电位抬升单元在一帧中写入晶体管、第一晶体管的工作周期之后抬升驱动晶体管的栅极电位，可以在发光阶段中降低发光亮度，以此可以抵消写入晶体管的多次写入致使驱动晶体管的阈值电压漂移所引起的亮度变化。
15.又，写入晶体管的栅极、第一晶体管的栅极通过共用同一第一控制线，可以减少像素电路所需的信号线数量，有利于提高显示面板的开口率。
附图说明
16.下面结合附图，通过对本技术的具体实施方式详细描述，将使本技术的技术方案及其它有益效果显而易见。
17.图1为相关技术中高频显示切换至低频显示导致的亮度差异示意图。
18.图2为本技术实施例提供的像素电路的结构示意图。
19.图3为图2所示像素电路的时序示意图。
具体实施方式
20.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
21.图1为相关技术中高频显示切换至低频显示导致的亮度差异示意图，纵坐标表示亮度，单位为nit；横坐标表示时间(time)，单位秒(s)。在对应的分辨率下，10hz刷新频率下的1帧时间与120hz刷新频率下的12帧时间相当。然而，120hz刷新频率下每帧数据信号均可
以写入到驱动晶体管的栅极；10hz刷新频率下仅在第一个120hz帧时间内写入数据信号至驱动晶体管的栅极，在10hz刷新频率下的后续11个120hz帧时间内数据信号并未写入至驱动晶体管的栅极，而是写入到了驱动晶体管的源极或者漏极，如此导致了如图1中虚线框所示的10hz刷新频率下第一个120hz帧时间内的亮度与后续的其他11个120hz帧时间内的亮度存在差异，这种亮度差异会导致亮度出现规律变化，进而呈现出严重的闪烁。
22.有鉴于上述提及的低频工作模式下驱动晶体管t1的阈值电压漂移的技术问题，本实施例提供了一种像素电路，请参阅图2、图3，如图2所示，该像素电路包括驱动晶体管t1、写入晶体管t2以及第一晶体管t3，写入晶体管t2的源极/漏极中的一个与驱动晶体管t1的源极/漏极中的一个连接，写入晶体管t2的源极/漏极中的另一个与数据线连接，写入晶体管t2的栅极与第一控制线连接；第一晶体管t3的源极/漏极中的一个与驱动晶体管t1的源极/漏极中的另一个连接，第一晶体管t3的源极/漏极中的另一个与驱动晶体管t1的栅极连接，第一晶体管t3的栅极与写入晶体管t2的栅极连接。
23.可以理解的是，写入晶体管t2的栅极、第一晶体管t3的栅极通过共用同一第一控制线，可以减少像素电路所需的信号线数量，有利于提高显示面板的开口率。
24.需要进行说明的是，写入晶体管t2的沟道类型与第一晶体管t3的沟道类型相同，写入晶体管t2、第一晶体管t3可以在第一控制线的驱动下保持同步打开或者关闭。
25.在其中一个实施例中，像素电路还包括电位抬升单元10，电位抬升单元10与驱动晶体管t1的栅极连接，用于在一帧中写入晶体管t2、第一晶体管t3的工作周期之后抬升驱动晶体管t1的栅极电位。
26.可以理解的是，本实施例提供的像素电路，通过电位抬升单元10在一帧中写入晶体管t2、第一晶体管t3的工作周期之后抬升驱动晶体管t1的栅极电位，可以在发光阶段中降低发光亮度，以此可以抵消写入晶体管t2的多次写入致使驱动晶体管t1的阈值电压漂移所引起的亮度变化。
27.同时，由于电位抬升单元10在一帧中写入晶体管t2、第一晶体管t3的工作周期之后对驱动晶体管t1的栅极电位进行了抬升，因此，在写入晶体管t2、第一晶体管t3的工作周期中，数据线中传输的数据信号data的脉冲幅值可以相较于原来更低，即这降低了0灰阶下数据信号data的充电电压(vgmp)。
28.在其中一个实施例中，电位抬升单元10包括复合电容cboost，复合电容cboost的一端与驱动晶体管t1的栅极连接，复合电容cboost的另一端与第二控制线连接。
29.需要进行说明的是，该复合电容cboost可以为第二控制线与驱动晶体管t1的栅极之间的寄生电容，当第二控制线中的信号电位由低电位切换至高电位的过程中，能够进一步抬升驱动晶体管t1的栅极电位，进而可以降低驱动晶体管t1的导通角，减小流经驱动晶体管t1的发光电流，降低了发光亮度。
30.在其中一个实施例中，复合电容cboost包括寄生电容和第一电容，寄生电容的一端与驱动晶体管t1的栅极连接，寄生电容的另一端与第二控制线连接；第一电容的一端与驱动晶体管t1的栅极连接，第一电容的另一端与第二控制线连接。
31.需要进行说明的是，由于寄生电容是在像素电路或者显示面板的制作过程中客观存在的，难以避免，但是其大小也往往难以控制，因此，本实施例增加了一电容大小可控的第一电容，进一步增强了第二控制线与驱动晶体管t1的栅极之间的耦合作用，使得驱动晶
体管t1的栅极电位更为稳定。
32.在其中一个实施例中，像素电路还包括第一发光控制晶体管t5、第二发光控制晶体管t6、发光器件d1以及第一初始化晶体管t7中的至少一个。第一发光控制晶体管t5的源极/漏极中的一个与正电源线连接，第一发光控制晶体管t5的源极/漏极中的另一个与驱动晶体管t1的源极/漏极中的一个连接，第一发光控制晶体管t5的栅极与发光控制线连接。第二发光控制晶体管t6的源极/漏极中的一个与驱动晶体管t1的源极/漏极中的另一个连接，第二发光控制晶体管t6的栅极与发光控制线连接。发光器件d1的阳极与第二发光控制晶体管t6的源极/漏极中的另一个连接，发光器件d1的阴极与负电源线连接。第一初始化晶体管t7的源极/漏极中的一个与发光器件d1的阳极连接，第一初始化晶体管t7的源极/漏极中的另一个与第一初始化线连接，第一初始化晶体管t7的栅极与第二控制线连接。
33.需要进行说明的是，发光器件d1可以为有机发光二极管、迷你发光二极管、微发光二极管或者量子点发光二极管中的一种。
34.其中，第一初始化线可以通过第一初始化晶体管t7对发光器件d1的阳极电位进行复位。
35.通过第一发光控制晶体管t5的栅极、第二发光控制晶体管t6的栅极共用同一发光控制线，可以减少像素电路所需的信号线数量，进而能够提高显示面板的开口率。
36.在其中一个实施例中，像素电路还包括存储电容cst和第二初始化晶体管t4，存储电容cst的一端与驱动晶体管t1的栅极连接，存储电容cst的另一端与正电源线连接；第二初始化晶体管t4的源极/漏极中的一个与驱动晶体管t1的栅极连接，第二初始化晶体管t4的源极/漏极中的另一个与第二初始化线连接，第二初始化晶体管t4的栅极与第三控制线连接。
37.需要进行说明的是，第二初始化线可以通过第二初始化晶体管t4对驱动晶体管t1的栅极电位进行复位。
38.在其中一个实施例中，第一发光控制晶体管t5、第二发光控制晶体管t6、第一初始化晶体管t7以及驱动晶体管t1可以但不限于为p沟道型薄膜晶体管，具体还可以为低温多晶硅薄膜晶体管，如此可以提高像素电路的动态性能。写入晶体管t2、第二初始化晶体管t4以及第一晶体管t3可以但不限于为n沟道型薄膜晶体管，具体还可以为铟镓锌氧化物薄膜晶体管，如此可以降低驱动晶体管t1的栅极漏电流。
39.在其中一个实施例中，第一控制线用于传输第一控制信号，该第一控制信号可以为扫描信号nscan(n)。第二控制线用于传输第二控制信号，该第二控制信号可以为扫描信号pscan。第三控制线用于传输第三控制信号，该第三控制信号可以为扫描信号nscan(n-1)。正电源线用于传输电源正信号vdd，负电源线用于传输电源负信号vss，电源正信号vdd的电位高于电源负信号vss的电位。第一初始化线用于传输第一初始化信号vi_ano。第二初始化线用于传输第二初始化信号vi_g。发光控制线用于传输发光控制信号em。
40.其中，在一帧中，第二初始化晶体管t4的工作周期早于写入晶体管t2和/或第一晶体管t3的工作周期；第三控制信号在第二初始化晶体管t4的一个工作周期中具有至少一个脉冲。
41.其中，第一控制信号在写入晶体管t2和/或第一晶体管t3的一个工作周期中具有至少一个脉冲。
42.在其中一个实施例中，如图2、图3所示像素电路在一帧中的工作阶段包括先后依次进行的如下阶段：
43.初始化阶段s1：发光控制信号em处于高电位，第一发光控制晶体管t5、第二发光控制晶体管t6处于关闭状态；扫描信号nscan(n-1)具有一个或者多个脉冲，第二初始化晶体管t4在每个脉冲持续时间中打开一次，当具有多个脉冲时，第二初始化信号vi_g可以对驱动晶体管t1的栅极进行多次复位，进一步提高了复位效果。扫描信号nscan(n)处于低电位，写入晶体管t2、第一晶体管t3均处于关闭状态。扫描信号pscan处于高电位，第一初始化晶体管t7处于关闭状态。
44.写入阶段s2：发光控制信号em处于高电位，第一发光控制晶体管t5、第二发光控制晶体管t6处于关闭状态；扫描信号nscan(n-1)处于低电位，第二初始化晶体管t4处于关闭状态。扫描信号nscan(n)具有一个或者多个脉冲，写入晶体管t2、第一晶体管t3在每个脉冲持续期间处于打开状态，写入晶体管t2、第一晶体管t3的每次打开，均会影响图2中的a点、b点以及q点的电位，导致驱动晶体管t1在从高频显示画面切换至低频(10hz或者1hz等等)显示画面的过程中，驱动晶体管t1的三端电压不稳，导致驱动晶体管t1的导通角存在变化。扫描信号pscan处于高电位，第一初始化晶体管t7处于关闭状态。
45.电位抬升阶段s3：发光控制信号em处于高电位，第一发光控制晶体管t5、第二发光控制晶体管t6处于关闭状态；扫描信号nscan(n-1)、扫描信号nscan(n)均处于低电位，写入晶体管t2、第一晶体管t3、第二初始化晶体管t4处于关闭状态。扫描信号pscan由低电位切换至高电位，第一初始化晶体管t7打开以初始化发光器件d1的阳极电位，驱动晶体管t1的栅极电位即q点的电位得到抬升，可以补偿a点、b点的电位变化导致的驱动晶体管t1在从高频显示画面切换至低频(10hz或者1hz等等)显示画面的过程中，驱动晶体管t1的阈值电压漂移，进而可以保持流经驱动晶体管t1的发光电流。
46.发光阶段s4：发光控制信号em处于低电位，第一发光控制晶体管t5、第二发光控制晶体管t6处于打开状态；扫描信号nscan(n-1)、扫描信号nscan(n)均处于低电位，写入晶体管t2、第一晶体管t3、第二初始化晶体管t4处于关闭状态。扫描信号pscan处于高电位，第一初始化晶体管t7关闭，驱动晶体管t1打开，发光电流流经驱动晶体管t1，发光器件d1开始发光。
47.其中，假设1h＝1秒/(刷新频率/行数)＝1帧时间/行数，其中，行数为显示面板中子像素的行数。扫描信号nscan(n-1)或者扫描信号nscan(n)的两个相邻脉冲之间的时间间隔应大于1h，以保证每行的写入时间；同时，扫描信号nscan(n-1)的工作周期的结束时刻至扫描信号nscan(n)的工作周期的开始时刻之间的时间间隔应大于1h，可以保证第一晶体管t3的工作周期与第二初始化晶体管t4的工作周期具有时间间隔而不发生重叠，确保像素电路的正常工作。
48.在其中一个实施例中，本实施例提供一种显示面板，该显示面板包括多个上述至少一实施例中的像素电路。
49.可以理解的是，本实施例提供的显示面板，通过电位抬升单元10在一帧中写入晶体管t2、第一晶体管t3的工作周期之后抬升驱动晶体管t1的栅极电位，可以在发光阶段中降低发光亮度，以此可以抵消写入晶体管t2的多次写入致使驱动晶体管t1的阈值电压漂移所引起的亮度变化，进而有利于提高显示面板的亮度均一性。
50.又，写入晶体管t2的栅极、第一晶体管t3的栅极通过共用同一第一控制线，可以减少像素电路所需的信号线数量，有利于提高显示面板的开口率。
51.在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
52.以上对本技术实施例所提供的像素电路及显示面板进行了详细介绍，本文中应用了具体个例对本技术的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本技术的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例的技术方案的范围。