技术特征：
1.一种像素电路，其特征在于，包括：驱动晶体管；写入晶体管，所述写入晶体管的源极/漏极中的一个与所述驱动晶体管的源极/漏极中的一个连接，所述写入晶体管的源极/漏极中的另一个与数据线连接，所述写入晶体管的栅极与第一控制线连接；第一晶体管，所述第一晶体管的源极/漏极中的一个与所述驱动晶体管的源极/漏极中的另一个连接，所述第一晶体管的源极/漏极中的另一个与所述驱动晶体管的栅极连接，所述第一晶体管的栅极与所述写入晶体管的栅极连接；电位抬升单元，所述电位抬升单元与所述驱动晶体管的栅极连接，用于在一帧中所述写入晶体管、所述第一晶体管的工作周期之后抬升所述驱动晶体管的栅极电位。2.根据权利要求1所述的像素电路，其特征在于，所述电位抬升单元包括复合电容，所述复合电容的一端与所述驱动晶体管的栅极连接，所述复合电容的另一端与第二控制线连接。3.根据权利要求2所述的像素电路，其特征在于，所述复合电容包括：寄生电容，所述寄生电容的一端与所述驱动晶体管的栅极连接，所述寄生电容的另一端与所述第二控制线连接；第一电容，所述第一电容的一端与所述驱动晶体管的栅极连接，所述第一电容的另一端与所述第二控制线连接。4.根据权利要求2所述的像素电路，其特征在于，所述驱动晶体管为p沟道型薄膜晶体管，所述写入晶体管的沟道类型与所述第一晶体管的沟道类型相同；所述第一控制线用于传输第一控制信号，所述第一控制信号在所述写入晶体管和/或所述第一晶体管的一个工作周期中具有至少一个脉冲。5.根据权利要求2所述的像素电路，其特征在于，所述像素电路还包括：第一发光控制晶体管，所述第一发光控制晶体管的源极/漏极中的一个与正电源线连接，所述第一发光控制晶体管的源极/漏极中的另一个与所述驱动晶体管的源极/漏极中的一个连接，所述第一发光控制晶体管的栅极与发光控制线连接；第二发光控制晶体管，所述第二发光控制晶体管的源极/漏极中的一个与所述驱动晶体管的源极/漏极中的另一个连接，所述第二发光控制晶体管的栅极与所述发光控制线连接；发光器件，所述发光器件的阳极与所述第二发光控制晶体管的源极/漏极中的另一个连接，所述发光器件的阴极与负电源线连接；以及第一初始化晶体管，所述第一初始化晶体管的源极/漏极中的一个与所述发光器件的阳极连接，所述第一初始化晶体管的源极/漏极中的另一个与第一初始化线连接，所述第一初始化晶体管的栅极与所述第二控制线连接。6.根据权利要求5所述的像素电路，其特征在于，所述像素电路还包括：存储电容，所述存储电容的一端与所述驱动晶体管的栅极连接，所述存储电容的另一端与所述正电源线连接；和第二初始化晶体管，所述第二初始化晶体管的源极/漏极中的一个与所述驱动晶体管的栅极连接，所述第二初始化晶体管的源极/漏极中的另一个与第二初始化线连接，所述第
二初始化晶体管的栅极与第三控制线连接；其中，在一帧中，所述第二初始化晶体管的工作周期早于所述写入晶体管和/或所述第一晶体管的工作周期；所述第三控制线用于传输第三控制信号，所述第三控制信号在所述第二初始化晶体管的一个工作周期中具有至少一个脉冲。7.根据权利要求6所述的像素电路，其特征在于，所述像素电路在一帧中的工作阶段包括先后依次进行的初始化阶段、写入阶段、电位抬升阶段以及发光阶段；所述写入晶体管、所述第一晶体管工作于所述写入阶段，所述电位抬升单元工作于所述电位抬升阶段。8.根据权利要求7所述的像素电路，其特征在于，所述第一初始化晶体管工作于所述电位抬升阶段。9.根据权利要求8所述的像素电路，其特征在于，所述第二初始化晶体管工作于所述初始化阶段，所述第一发光控制晶体管、所述第二发光控制晶体管工作于所述发光阶段。10.一种显示面板，其特征在于，包括多个如权利要求1至9任一项所述的像素电路。
技术总结
本申请公开了一种像素电路及显示面板，该像素电路包括驱动晶体管、写入晶体管、第一晶体管以及电位抬升单元，通过电位抬升单元在一帧中写入晶体管、第一晶体管的工作周期之后抬升驱动晶体管的栅极电位，可以在发光阶段中降低发光亮度，以此可以抵消写入晶体管的多次写入致使驱动晶体管的阈值电压漂移所引起的亮度变化。度变化。度变化。
技术研发人员：张淑媛
受保护的技术使用者：武汉华星光电半导体显示技术有限公司
技术研发日：2022.07.21
技术公布日：2022/10/4