移位寄存器及其驱动方法、栅极驱动电路及显示装置与流程

本公开涉及显示，尤其涉及一种移位寄存器及其驱动方法、栅极驱动电路及显示装置。

背景技术：

1、goa(gate drive on array，阵列基板上栅极驱动)技术，是一种将栅极驱动电路集成于阵列基板，从而取代栅极驱动芯片以降低功耗和成本的技术。

2、goa电路中所用的薄膜晶体管其有源层材料可选用a-si(非晶硅)、ltps(低温多晶硅)、igzo(indium gallium zinc oxide，氧化铟镓锌)等。大尺寸显示屏通常选用有源层材料为igzo的薄膜晶体管作为goa电路中的薄膜晶体管，但当显示器尺寸以及分辨率进一步增大时，需要选用具有更高迁移率的氧化物材料薄膜晶体管应用于goa电路。

3、现有的采用氧化物材料的产品存在扫屏异常显示等不良，影响了显示产品的品质。

技术实现思路

1、本公开实施例提供一种移位寄存器及其驱动方法、栅极驱动电路和显示装置，以解决或缓解现有技术中的一项或更多项技术问题。

2、作为本公开实施例的第一个方面，本公开实施例提供一种移位寄存器，包括：

3、输入模块，分别与信号输入端和上拉节点耦接，被配置为在信号输入端的控制下，向上拉节点提供信号输入端的信号；

4、帧复位模块，分别与帧复位信号端、第三电源端和上拉节点耦接，被配置为在帧复位信号端的控制下，向上拉节点提供第三电源端的信号；

5、第一下拉模块，分别与信号输入端、第一下拉节点、上拉节点和第三电源端耦接，被配置为在信号输入端和/或上拉节点的控制下，向第一下拉节点提供第三电源端的信号；

6、第一下拉控制模块，分别与第四节点和第一下拉节点耦接，第四节点与第一电源端耦接，第一下拉控制模块被配置为在第四节点的控制下，向第一下拉节点提供第四节点的信号，第一下拉控制模块还被配置为在第一下拉节点的控制下向第四节点提供第一下拉节点的信号；

7、第一电平调节模块，分别与第三节点、第四节点和第五节点耦接，第五节点与第三电源端耦接，第三节点与帧复位信号端耦接，第一电平调节模块被配置为在第三节点的控制下，向第四节点提供第三电源端的信号；

8、第一降噪模块，分别与第一下拉节点、上拉节点和第三电源端耦接，被配置为在第一下拉节点的控制下，向上拉节点提供第三电源端的信号；

9、输出模块，分别与上拉节点、时钟信号端和第一信号输出端耦接，被配置为在上拉节点的控制下，向第一信号输出端提供时钟信号端的信号；

10、输出下拉模块，分别与第一下拉节点、第四电源端和第一信号输出端耦接，被配置为在第一下拉节点或第二下拉节点的控制下，向第一信号输出端提供第四电源端的信号。

11、在一些实施例中，还包括第一电容，第一电容耦接在帧复位信号端与第三节点之间，第一电容的两个极板分别与帧复位信号端和第三节点耦接。

12、在一些实施例中，还包括电阻模块，电阻模块的两端分别与第五节点和第三电源端耦接。

13、在一些实施例中，还包括：

14、第一复位模块，分别与第一复位信号端、上拉节点和第三电源端耦接，被配置为在第一复位信号端的控制下，向上拉节点提供第三电源端的信号；

15、第二复位模块，分别与第二复位信号端、第一信号输出端和第四电源端耦接，被配置为在第二复位信号端的控制下，向第一信号输出端提供第四电源端的信号。

16、在一些实施例中，还包括：

17、第二下拉模块，分别与信号输入端、第二下拉节点、上拉节点和第三电源端耦接，被配置为在信号输入端和/或上拉节点的控制下，向第二下拉节点提供第三电源端的信号；

18、第二下拉控制模块，分别与第六节点和第二下拉节点耦接，第六节点与第二电源端耦接，第二下拉控制模块被配置为在第六节点的控制下，向第二下拉节点提供第六节点的信号，第二下拉控制模块还被配置为在第二下拉节点的控制下向第六节点提供第二下拉节点的信号，其中，第二电源端和第一电源端在同一时间为反相电位；

19、第二电平调节模块，分别与第三节点、第六节点和第五节点耦接，第二电平调节模块被配置为在第三节点的控制下，向第六节点提供第三电源端的信号；

20、第二降噪模块，分别与第二下拉节点、上拉节点和第三电源端耦接，被配置为在第二下拉节点的控制下，向上拉节点提供第三电源端的信号。

21、在一些实施例中，包括以下中的至少一个：

22、输入模块包括第一晶体管，第一晶体管的栅极与信号输入端耦接，第一晶体管的第一极和第二极分别与信号输入端和上拉节点耦接；

23、帧复位模块包括第十五晶体管，第十五晶体管的栅极与帧复位信号端耦接，第十五晶体管的第一极和第二极分别与上拉节点和第三电源端耦接；

24、第一下拉模块包括第六晶体管a和第七晶体管a，第六晶体管a的栅极与上拉节点耦接，第六晶体管a的第一极和第二极分别与第三电源端和第一下拉节点耦接；第七晶体管a的栅极与信号输入端耦接，第七晶体管a的第一极和第二极分别与第三电源端和第一下拉节点耦接；

25、第一下拉控制模块包括第五晶体管a，第五晶体管a的栅极与第五晶体管a的第一极和第二极均耦接，第五晶体管a的第一极与第四节点耦接，第五晶体管a的第二极与第一下拉节点耦接；

26、第一电平调节模块包括第十四晶体管a，第十四晶体管a的栅极与第三节点耦接，第十四晶体管a的第一极和第二极分别与第四节点和第五节点耦接；

27、第一降噪模块包括第八晶体管a，第八晶体管a的栅极与第一下拉节点耦接，第八晶体管a的第一极和第二极分别与第三电源端和上拉节点耦接；

28、第二下拉模块包括第六晶体管b和第七晶体管b，第六晶体管b的栅极与上拉节点耦接，第六晶体管b的第一极和第二极分别与第三电源端和第二下拉节点耦接；第七晶体管b的栅极与信号输入端耦接，第七晶体管b的第一极和第二极分别与第三电源端和第二下拉节点耦接；

29、第二下拉控制模块包括第五晶体管b，第五晶体管b的栅极与第五晶体管b的第一极和第二极均耦接，第五晶体管b的第一极与第六节点耦接，第五晶体管b的第二极与第二下拉节点耦接；

30、第二电平调节模块包括第十四晶体管b，第十四晶体管b的栅极与第三节点耦接，第十四晶体管b的第一极和第二极分别与第六节点和第五节点耦接；

31、第二降噪模块包括第八晶体管b，第八晶体管b的栅极与第二下拉节点耦接，第八晶体管b的第一极和第二极分别与第三电源端和上拉节点耦接。

32、在一些实施例中，

33、输出模块包括第三晶体管和自举电容，第三晶体管的栅极与上拉节点耦接，第三晶体管的第一极与时钟信号端耦接，第三晶体管的第二极与第一信号输出端耦接，自举电容的第一极和第二极分别与上拉节点和第一信号输出端耦接；

34、输出下拉模块包括第十三晶体管a，第十三晶体管a的栅极与第一下拉节点耦接，第十三晶体管a的第一极和第二极分别与第四电源端和第一信号输出端耦接。

35、在一些实施例中，输出下拉模块还包括第十三晶体管b，第十三晶体管b的栅极与第二下拉节点耦接，第十三晶体管b的第一极和第二极分别与第四电源端和第一信号输出端耦接。

36、在一些实施例中，

37、输出模块还包括第十一晶体管和第二信号输出端，第十一晶体管的栅极与上拉节点耦接，第十一晶体管的第一极与时钟信号端耦接，第十一晶体管的第二极与第二信号输出端耦接；

38、输出下拉模块还包括第十二晶体管a，第十二晶体管a的栅极与第一下拉节点耦接，第十二晶体管a的第一极与第三电源端耦接，第十二晶体管a的第二极与第二信号输出端耦接；

39、输出下拉模块还包括第十二晶体管b，第十二晶体管b的栅极与第二下拉节点耦接，第十二晶体管b的第一极与第三电源端耦接，第十二晶体管b的第二极与第二信号输出端耦接。

40、在一些实施例中，在显示装置的显示阶段，第三电源端和第四电源端的信号相同，在显示装置关机阶段，第四电源端的信号与第一电源端的信号相同。

41、作为本公开实施例的第二个方面，本公开实施例提供一种移位寄存器的驱动方法，应用于本公开任一实施例的移位寄存器，方法包括：

42、信号输入端提供低电平信号，帧复位信号端提供高电平信号，第一下拉控制模块在第一下拉节点的控制下向第四节点提供第一下拉节点的信号，第一电平调节模块在第三节点的控制下，向第四节点提供第三电源端的信号。

43、作为本公开实施例的第三个方面，本公开实施例提供一种栅极驱动电路，包括多个级联的如本公开任一实施例中的移位寄存器。

44、在一些实施例中，第一级移位寄存器的信号输入端与触发信号耦接，向帧复位信号端提供的帧复位信号位于向第一极移位寄存器的信号输入端提供的触发信号之前。

45、作为本公开实施例的第四个方面，本公开实施例提供一种显示装置，包括本公开任一实施例的移位寄存器或者包括本公开任一实施例的栅极驱动电路。

46、本公开实施例的技术方案，可以减少第一下拉节点处于高电平的时间，延长第一下拉节点的低电平时间，抑制第一降噪模块的特性漂移，减小上拉节点通过第一降噪模块放电，减小上拉节点漏电，有利于输出模块充分工作并向第一信号输出端提供时钟信号端的信号，改善第一信号输出端的信号衰减失真，改善显示装置的扫屏显示异常。

47、上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本公开进一步的方面、实施方式和特征将会是容易明白的。