一种集成栅极驱动电路和显示装置的制作方法

1.本技术涉及显示面板的驱动技术领域，具体涉及一种集成栅极驱动电路和显示装置。


背景技术：

2.微型发光二极管(micro-led)具有超高对比度、高亮度、长寿命、高响应速度、低功耗等显著优势，可广泛地应用到各种尺寸、柔性(异形)显示等各种应用场合，可能全面超越传统的薄膜晶体管液晶显示(tft-lcd)或者amoled显示，成为未来的显示技术。但是与同样是主动发光型的amoeld显示相比，micro-led显示对显示不均匀问题更加敏感，传统的脉冲幅度调制(pam)的驱动方式存在电流的波动引起灰阶损失、色移现象等问题。为了精确地控制显示灰阶，故主要采用亮度正比于显示驱动tft的导通时间的脉冲宽度调制(pwm)驱动方式。为了实现脉冲宽度调制(pwm)，实现对显示像素发光时间的控制，micro-led显示器的集成栅极驱动电路相应的需要具备逐行扫描脉冲scan、发光控制脉冲emscan等实现较为复杂的pwm驱动方式。
3.micro-led显示可以适应各类应用场合，具有异性显示和可拼接显示的优势。为了提升micro-led显示拼接显示的性能，显示器的边框应该越小越好，这就对集成栅极驱动电路提出了更高的要求。对于传统的tft-lcd显示，集成栅极驱动电路只输出单一类型的逐行扫描脉冲信号，例如正极性的逐行扫描脉冲pscan(对于a-si tft或者igzo tft等n型器件阵列)或者负极性的逐行扫描脉冲nscan(对于p型ltps tft的器件阵列)。如果以不同的集成栅极驱动电路设计分别主动型显示器所要求的多种驱动脉冲信号，则显示器的周边将分置多种类型的集成栅极驱动电路，这占用了较多的边框面积，实际显示面积的占比较低。总之，对于micro-led显示的实际应用而言，需要开发新型的集成栅极驱动电路，不仅要使其可输出多种类型的脉冲信号，应用于pwm的驱动模式，而且要尽量地减少集成栅极驱动电路的面积，且达到电路面积达到像素极别大小。
4.但是申请人发现截止目前，关于micro-led驱动的栅极驱动方案仅仅采用传统驱动方案即amoled显示所采用的方案，未针对micro-led显示的拼接特性即超窄边框的需求等设计相适配的集成栅极驱动电路。


技术实现要素：

5.本技术实施例提供一种集成栅极驱动电路和显示装置，在栅极驱动芯片关闭时，利用开关电路交替给栅极驱动芯片提供两路负压，从而提升了栅极驱动芯片的关闭速率，避免了馈路电压的增大。
6.本技术实施例提供一种集成栅极驱动电路，包括：
7.级联连接的至少两个扫描驱动单元，所述扫描驱动单元用于输出扫描信号；所述扫描驱动单元包括控制信号输入端、两个级传节点、时钟信号端和两个扫描信号输出端；
8.级联连接的至少两个发光控制单元，所述发光控制单元用于输出发光控制信号；
所述发光控制单元包括控制信号输出端和扫描信号输入端；
9.其中，本级扫描驱动单元的第一级传节点与前级扫描驱动单元的第二级传节点连接，本级扫描驱动单元的第二扫描信号输出端分别与后级扫描驱动单元的第一扫描信号输出端、本级像素阵列的第二端口连接，本级扫描驱动单元的控制信号输入端与所述本级像素阵列的第一端口连接；
10.本级发光控制单元的第二扫描信号输出端与前级发光控制单元的第一扫描信号输出端连接，本级扫描驱动单元的第二扫描信号输出端与本级像素阵列的第四端口连接，本级扫描驱动单元的控制信号输入端与所述本级像素阵列的第三端口连接。
11.可选的，在本技术的一些实施例中，所述扫描驱动单元包括：
12.预充电单元，用于对所述前级扫描驱动单元的第二级传节点进行充电；
13.扫描输出单元，与所述预充电单元连接，用于输出对应的扫描信号。
14.可选的，在本技术的一些实施例中，所述预充电单元包括：第一晶体管和第二晶体管；
15.所述第一晶体管的第一极接入所述第一级传信号；
16.所述第一晶体管的第二极与所述第二晶体管的第一极连接并接入第一扫描信号；
17.所述第一晶体管的第三极与所述第二晶体管的第二极连接；
18.所述第二晶体管的第三极接入第二级传信号。
19.可选的，在本技术的一些实施例中，所述扫描输出单元包括：第三晶体管和第四晶体管；
20.所述第三晶体管的第一极与所述第二晶体管的第三极连接以接入所述第二级传信号；
21.所述第三晶体管的第二极接入第一时钟信号；
22.所述第三晶体管的第三极接入第二扫描信号；
23.所述第四晶体管的第一极接入控制信号；
24.所述第四晶体管的第二极与所述第三晶体管的第三极连接并接入所述第二扫描信号连接；
25.所述第四晶体管的第三极接入第一电平信号。
26.可选的，在本技术的一些实施例中，所述扫描驱动单元还包括：
27.复位单元，用于维持所述第二扫描信号的低电平，以及对所述前级扫描驱动单元的第二级传节点进行复位。
28.可选的，在本技术的一些实施例中，所述复位单元包括：第五晶体管；
29.所述第五晶体管的第一极与所述第四晶体管的第一极连接并接入所述控制信号；
30.所述第五晶体管的第二极分别与所述第二晶体管的第三极、所述第三晶体管的第一极连接并接入所述第二级传信号；
31.所述第五晶体管的第三极接入第二电平信号；
32.其中，所述第二电平信号的电平值小于所述第一电平信号的电平值。
33.可选的，在本技术的一些实施例中，所述发光控制单元包括：第四晶体管、第五晶体管、第六晶体管至第十一晶体管；
34.第六晶体管的第一极与所述第六晶体管的第二极连接并接入第三电平信号；
35.第七晶体管的第二极与所述第六晶体管的第二极连接并接入所述第三电平信号；
36.所述第六晶体管的第三极分别与第八晶体管的第二极、所述第七晶体管的第一极连接；
37.所述第八晶体管的第一极和第九晶体管的第一极级联且输入第一扫描信号；
38.所述第七晶体管的第三极分别与所述第九晶体管的第二极、第十晶体管的第二极连接并接入所述控制信号；
39.所述第十晶体管的第一极和第十一晶体管的第一极级联且输入所述第二扫描信号；
40.所述第八晶体管、第九晶体管、第十晶体管和第十一晶体管的第三极连接并接入所述第二电平信号；
41.其中，所述第三电平信号的电平值大于所述第一电平信号的电平值。
42.可选的，在本技术的一些实施例中，所述第一晶体管至第十一晶体管均为n沟道mos管，所述第一极、第二极和第三极分别为栅极、漏极和源极，且所述第一电平信号、第二电平信号均为低电平信号，所述第三电平信号为第三电平信号，且所述第一电平信号的电平值大于所述第二电平信号的电平值；或，
43.所述第一晶体管至第十一晶体管均为p沟道mos管，所述第一极、第二极和第三极分别为栅极、源极和漏极，且所述第一电平信号、第二电平信号均为第三电平信号，所述第三电平信号为低电平信号，且所述第一电平信号的电平值小于所述第二电平信号的电平值。
44.相应的，本技术实施例还提供一种显示装置，包括：显示基板以及所述的集成栅极驱动电路；其中，所述显示基板包括级联连接的若干个像素阵列；
45.所述像素阵列的数量等于扫描驱动单元或发光控制单元的数量。
46.可选的，在本技术的一些实施例中，所述像素阵列包括：第十二晶体管、第十三晶体管、第十四晶体管、寄生电容和发光二极管；
47.所述第十二晶体管的第二极接入数据信号；
48.所述第十二晶体管的第一极接入第二扫描信号；
49.所述第十二晶体管的第三极分别与所述第十三晶体管的第一极、所述寄生电容的第一端连接；
50.所述第十三晶体管的第二极与所述第十四晶体管的第三极连接；
51.所述第十四晶体管的第二极接入所述第三电平信号；
52.所述第十四晶体管的第一极接入所述控制信号；
53.所述第十三晶体管的第三极分别与寄生电容的另一端和所述发光二极管的正极连接；
54.所述发光二极管的负极接入所述第一电平信号。
55.可选的，在本技术的一些实施例中，所述像素阵列包括：
56.所述第十二晶体管至第十四晶体管均为n沟道mos管，所述第一极、第二极和第三极分别为栅极、漏极和源极，且所述第一电平信号、第二电平信号均为低电平信号，所述第三电平信号为第三电平信号，且所述第一电平信号的电平值大于所述第二电平信号的电平值；或，
57.所述十二晶体管至第十四晶体管均为p沟道mos管，所述第一极、第二极和第三极分别为栅极、源极和漏极，且所述第一电平信号、第二电平信号均为第三电平信号，所述第三电平信号为低电平信号，且所述第一电平信号的电平值小于所述第二电平信号的电平值。
58.本技术实施例提供了一种集成栅极驱动电路和显示装置，本技术能够更好的解决栅极驱动电路中针对micro-led显示的超窄边框的要求，提出了新的结构可以达到面积达到像素极别，并且可以输出两种栅极驱动信号，且较好地兼顾较好的稳定性等指标。利用到金属氧化物tft的高迁移率的优势，可有效的降低电路所占的面积，同时发挥出了氧化物tft较小漏电的优势，提高了电路的稳定性。本技术技术基于氧化物tft背板技术，适用于先进的micro-led显示。
附图说明
59.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
60.图1是本技术实施例提供的集成栅极驱动电路的电路原理图；
61.图2是本技术实施例提供的扫描驱动单元的电路原理图；
62.图3是本技术实施例提供的发光控制单元的电路原理图；
63.图4是本技术实施例提供的晶体管为n沟道时集成栅极驱动电路的时序图；
64.图5是本技术实施例提供的像素阵列的电路原理图。
具体实施方式
65.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
66.在本技术的描述中，需要理解的是，术语“一端”“另一端”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多所述特征。在本技术的描述中，
“”
的含义是两个或两个以上，除非另有明确具体的限定。
67.在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“相连”“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本技术中的具体含义。
68.下文的公开提供了许多不同的实施方式或例子用来实现本技术的不同结构。为了简化本技术的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本技术。此外，本技术可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
69.请参阅图1，本技术实施例提供一种集成栅极驱动电路的电路原理图，如图1所示，电路包括：
70.级联连接的至少两个扫描驱动单元scan drver，所述扫描驱动单元scan drver用于输出扫描信号；所述扫描驱动单元scan drver包括控制信号输入端、两个级传节点、时钟信号端和两个扫描信号输出端；
71.级联连接的至少两个发光控制单元emir drver，所述发光控制单元emir drver用于输出发光控制信号；所述发光控制单元emir drver包括控制信号输出端和扫描信号输入端；
72.其中，本级扫描驱动单元scan drver的第一级传节点q[n-1]与前级扫描驱动单元scan drver的第二级传节点q[n]连接，本级扫描驱动单元scan drver的第二扫描信号输出端g[n]分别与后级扫描驱动单元scan drver的第一扫描信号输出端g[n-1]、本级像素阵列的第二端口连接，本级扫描驱动单元scan drver的控制信号输入端em[n]与所述本级像素阵列的第一端口连接；
[0073]
本级发光控制单元emir drver的第二扫描信号输出端g[n]与前级发光控制单元emir drver的第一扫描信号输出端g[n-1]连接，本级扫描驱动单元scan drver的第二扫描信号输出端g[n]与本级像素阵列的第四端口连接，本级扫描驱动单元scan drver的控制信号输入端em[n]与所述本级像素阵列的第三端口连接。
[0074]
相应的，本技术实施例还提供一种显示装置，包括：显示基板以及所述的集成栅极驱动电路；其中，所述显示基板包括级联连接的若干个像素阵列2000；
[0075]
所述像素阵列的数量等于扫描驱动单元scan drver或发光控制单元emir drver的数量，且本级像素阵列与本级扫描驱动单元scan drver和本级发光控制单元emir drver连接。
[0076]
具体的，如图1所示，集成栅极驱动电路包括两个基本部分，左端的scan driver和右端的emit driver信号相互配合输出逐行扫描信号g[n]和发光控制信号em[n]，实现栅极驱动电路的基本功能驱动像素电路发光显示。
[0077]
图1图中第二行扫描信号g[2]是第二行像素阵列的扫描控制信号(连接着开关管t1的栅极)和第二行发光控制单元emir drver即本级发光控制单元emir drveremit driver的输入信号。
[0078]
图1中的左右两侧还示意了tft集成栅极驱动电路的级联框图，其包括了串联着的级传单元以及发光控制信号产生的单元。
[0079]
其中，对于串联着的第n极级传单元scan-driver来说，输入信号为起始信号级传节点q[n-1]和g[n-1]以及时钟信号clk，输出信号则包括了扫描信号g[n]、发光单元控制信号em[n]。
[0080]
对于第n极的发光控制信号产生单元emit-driver，其输入信号包括了本级输出信号g[n]和相邻极输出信号g[n-1]，其输出信号为em[n]。串联的级传单元具有多个时钟信号clk1，clk2等，周期地连接到各极级传单元。
[0081]
具体的，scan-driver的输出为g[n]，emit-driver的输出为em[n]。对于scan-driver来说，其工作需要引入显示基板(包括与scan-driver或emit-driver数量相同的像素阵列)对侧emit-driver的em[n]作为控制信号，即emit-driver输出的em[n]是scan-driver的输入。同时对于emit-driver来说，scan-driver输出的g[n]又是作为输入emit-driver的控制信号。
[0082]
请参阅图5，图5为本技术实施例提供的像素阵列的电路原理图，所述像素阵列包括：第十二晶体管t11、第十三晶体管t12、第十四晶体管t13、寄生电容c1和发光二极管d1；
[0083]
所述第十二晶体管t11的第二极接入数据信号data；
[0084]
所述第十二晶体管t11的第一极接入第二扫描信号g[n]；
[0085]
所述第十二晶体管t11的第三极分别与所述第十三晶体管t12的第一极、所述寄生电容的第一端连接；
[0086]
所述第十三晶体管t12的第二极与所述第十四晶体管t13的第三极连接；
[0087]
所述第十四晶体管t13的第二极接入第三电平信号vdd；
[0088]
所述第十四晶体管t13的第一极接入所述控制信号em[n]；
[0089]
所述第十三晶体管t12的第三极分别与寄生电容c1的另一端和所述发光二极管d1的正极连接；
[0090]
所述发光二极管d1的负极接入所述第一电平信号vss。
[0091]
具体的，本级扫描驱动单元scan-driver输出的扫描信号g[n]连接data并输入管t11，控制逐行扫描输入数据信号。其中，本级发光控制单元emir drver输出的发光单元控制信号em[n]控制发光控制管即第十四晶体管t13，以控制对应连接的本级像素阵列micro-led的发光状态。显示基板m*n pixel是micro-led的显示像素阵列，显示基板包括m行n列或者m列n行个像素阵列，单个像素阵列由图5所示意的，也就是说，显示基板由图5所示的像素单元重复地扩展而成。
[0092]
可选的，在本技术的一些实施例中，所述扫描驱动单元scan drver包括：
[0093]
预充电单元，用于对所述前级扫描驱动单元scan drver的第二级传节点q[n]进行充电；
[0094]
扫描输出单元，与所述预充电单元连接，用于输出对应的扫描信号。
[0095]
请参阅图3，图3包括预充电单元和扫描输出单元的电路原理图，所述预充电单元包括：第一晶体管t1a和第二晶体管t1b；
[0096]
所述第一晶体管t1a的第一极接入所述第一级传信号q[n-1]；
[0097]
所述第一晶体管t1a的第二极与所述第二晶体管t1b的第一极连接并接入第一扫描信号g[n-1]；
[0098]
所述第一晶体管t1a的第三极与所述第二晶体管t1b的第二极连接；
[0099]
所述第二晶体管t1b的第三极接入第二级传信号q[n]。
[0100]
所述扫描输出单元包括：第三晶体管t2和第四晶体管t3；
[0101]
所述第三晶体管t2的第一极与所述第二晶体管t1b的第三极连接以接入所述第二
级传信号q[n]；
[0102]
所述第三晶体管t2的第二极接入第一时钟信号；
[0103]
所述第三晶体管t2的第三极接入第二扫描信号g[n]；
[0104]
所述第四晶体管t3的第一极接入控制信号em[n]；
[0105]
所述第四晶体管t3的第二极与所述第三晶体管t2的第三极连接并接入所述第二扫描信号g[n]连接；
[0106]
所述第四晶体管t3的第三极接入第一电平信号vss。
[0107]
具体的，预充电单元包括了晶体管t1a和晶体管t1b，晶体管t1a的栅极耦合到级传节点q[n-1]，晶体管t1a的漏极和晶体管t1b的栅极耦合到前一极级传输出信号g[n-1]，t1a和t1b串联即源极和漏极相接，t1b的源极耦合到级传节点q[n]。扫描输出单元包括晶体管t2和t3，t2的栅极耦合到级传节点q[n]，将源极相连的级传信号g[n]耦合到漏极相连的时钟信号clk1。晶体管t3在clk1耦合后通过栅极em[n]信号的控制将输出级联信号g[n]拉低，完成g[n]波形输出。
[0108]
可选的，在本技术的一些实施例中，所述扫描驱动单元scan drver还包括：
[0109]
复位单元，用于维持所述第二扫描信号g[n]的低电平，以及对所述前级扫描驱动单元scan drver的第二级传节点q[n]进行复位。
[0110]
请参阅图3，图3包括复位单元的电路原理图，所述复位单元包括：第五晶体管t4；
[0111]
所述第五晶体管t4的第一极与所述第四晶体管t3的第一极连接并接入所述控制信号em[n]；
[0112]
所述第五晶体管t4的第二极分别与所述第二晶体管t1b的第三极、所述第三晶体管t2的第一极连接并接入所述第二级传信号q[n]；
[0113]
所述第五晶体管t4的第三极接入第二电平信号vssl；
[0114]
其中，所述第二电平信号vssl的电平值小于所述第一电平信号vss的电平值。
[0115]
具体的，复位单元包括了晶体管t4，栅极连接到发光控制信号em[n]，对级传节点q进行复位。
[0116]
请参阅图4，图4为发光控制单元emir drver的电路原理图，所述发光控制单元emir drver包括：第四晶体管t3、第五晶体管t4、第六晶体管t5至第十一晶体管；
[0117]
第六晶体管t5的第一极与所述第六晶体管t5的第二极连接并接入第三电平信号vdd；
[0118]
第七晶体管t6的第二极与所述第六晶体管t5的第二极连接并接入第三电平信号vdd；
[0119]
所述第六晶体管t5的第三极分别与第八晶体管t7的第二极、所述第七晶体管t6的第一极连接；
[0120]
所述第八晶体管t7的第一极和第九晶体管t8的第一极级联且输入第一扫描信号g[n-1]；
[0121]
所述第七晶体管t6的第三极分别与所述第九晶体管t8的第二极、第十晶体管t9的第二极连接并接入所述控制信号em[n]；
[0122]
所述第十晶体管t9的第一极和第十一晶体管t10的第一极级联且输入所述第二扫描信号g[n]；
[0123]
所述第八晶体管t7、第九晶体管t8、第十晶体管t9和第十一晶体管t10的第三极连接并接入所述第二电平信号vssl；
[0124]
其中，所述第三电平信号vdd的电平值大于所述第一电平信号vss的电平值。
[0125]
具体的，发光控制单元包括晶体管t5-t10以及功能复用的晶体管t3和t4。相邻极级联输出信号g[n-1]作为输入耦合到晶体管t7和t8的栅极。级传输出信号g[n]作为输入耦合到晶体管t9和t10的栅极。晶体管t5栅极和漏极耦合到第三电平信号vdd，源极耦合到中间结点h。晶体管t6栅极耦合到中间结点h，漏极耦合第三电平信号vdd，源极耦合到输出信号em[n]。晶体管t7漏极耦合到中间结点h，源极耦合第二电平信号vssl。晶体管t8漏极耦合到输出信号em[n]，源极耦合第二电平信号vssl。晶体管t9漏极耦合到发光控制信号em[n-1]，源极耦合第二电平信号vssl。晶体管t10漏极耦合到中间结点h，源极耦合第二电平信号vssl。第四晶体管t3的第三极接入第一电平信号。发光控制信号em[n]耦合到晶体管t3和t4的栅极，产生的发光控制信号作为复位和维持信号控制晶体管t3和t4的栅极，分别维持输出级联信号g[n]的低电平和对级传节点q进行复位。
[0126]
第一种情况是：第一晶体管t1a至第十四晶体管t13均为n沟道mos管，所述第一极、第二极和第三极分别为栅极、漏极和源极，且所述第一电平信号vss、第二电平信号vssl均为低电平信号，所述第三电平信号vdd为第三电平信号vdd，且所述第一电平信号vss的电平值大于所述第二电平信号vssl的电平值。也就是说，第一电平信号vss、第二电平信号vssl和第三电平信号vdd的电平大小应该满足以下关系：vdd＞vss＞vssl。
[0127]
第二种情况是：第一晶体管t1a至第十四晶体管t13均为p沟道mos管，所述第一极、第二极和第三极分别为栅极、源极和漏极，且所述第一电平信号vss、第二电平信号vssl均为第三电平信号vdd，所述第三电平信号vdd为低电平信号，且所述第一电平信号vss的电平值小于所述第二电平信号vssl的电平值。也就是说，第一电平信号vss、第二电平信号vssl和第三电平信号vdd的电平大小应该满足以下关系：vdd＜vss＜vssl。
[0128]
对于第n极的栅极驱动电路的级传单元来说，具有四种工作状态，分别为p1，p2，p3，p4。下面结合图2、图3的电路结构图以及图4的时序图，且设定第一晶体管t1a至第十四晶体管t13均为n沟道mos管进行具体地分析该电路的工作原理。
[0129]
(1)p1状态：上一极栅极驱动电路的级传输出信号g[n-1]为低电平vss，于是晶体管t1b被关闭。发光控制信号为高电平vh，通过打开t4和t3对级传节点q[n]和输出级联信号g[n]进行放电，对电路进行初始化；
[0130]
(2)p2状态：p1状态之后，上一极的级联输出信号g[n-1]为高电平vh，级传节点q[n-1]自举到更高电平2vh-vth，晶体管t1a和t1b进入饱和导通状态，通过上一极级联输出信号g[n-1]对级传节点q[n]进行充电。同时发光控制单元中由于g[n-1]为高电平，打开t7和t8将h节点和发光控制信号em[n]下拉至低电平。em[n]控制t3和t4关闭，级传节点q[n]充电电位变为vh1＝vh-vthvth为igzo tft的阈值电压。并且通过t2的寄生电容cgs存储保持节点q[n]的电位，使得t2导通。
[0131]
(3)p3状态：p2状态之后，当clk1变为高电平，第n极栅极驱动电路的级传单元进入p3状态。g[n-1]和级传节点q[n-1]变为低电平，关闭晶体管t1a和t1b，使级传节点q[n]悬空，此时由于t2寄生电容cgs的自举效应，晶体管t2处于线性区，此时级传节点q[n]的电位vh2将增加到超过高电平电压vh，使得clk1的高电平可以传输给输出节点g[n]而没有电压
损耗。同时发光控制单元中由于g[n]为高电平，打开晶体管t9和t10，下拉em[n]信号为低电平，晶体管t3和t4关闭，这就不会对输出级传信号g[n]的电位造成干扰。
[0132]
(4)p4状态：p3状态之后，clk1变为低电平，g[n]通过clk1下拉。同时发光控制单元中由于g[n]和g[n-1]都为低电平，关闭晶体管t7-t10，em[n]信号被t5和t6上拉至高电平。同时em[n]高电平打开t3和t4对级传节点q[n]进行复位和加速对g[n]的下拉，并保持对级传节点q[n]点和g[n]的下拉保持为低电平。
[0133]
同理，结合图2、图3的电路结构图，且设定第一晶体管t1a至第十四晶体管t13均为p沟道mos管进行具体地分析该电路的工作原理同上类似，只是栅极和源极的连接关系对调，且第一电平信号、第二电平信号和第三电平信号的大小关系相反，其工作状态的时序图在此不再示出。
[0134]
本技术能够更好的解决栅极驱动电路中针对micro-led显示的超窄边框的要求，提出了新的结构可以达到面积达到像素级别，并且可以输出两种栅极驱动信号，且较好地兼顾较好的稳定性等指标。利用到金属氧化物tft的高迁移率的优势，可有效的降低电路所占的面积，同时发挥出了氧化物tft较小漏电的优势，提高了电路的稳定性。本技术技术基于氧化物tft背板技术，适用于先进的micro-led显示。
[0135]
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
[0136]
以上对本技术实施例所提供的一种集成栅极驱动电路和显示装置进行了详细介绍，本文中应用了具体个例对本技术的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本技术的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例的技术方案的范围。