数据选择器、显示基板和显示装置的制作方法

1.本公开涉及显示领域，特别涉及一种数据选择器、显示基板和显示装置。


背景技术：

2.为减少源极驱动芯片(source ic)的数量，相关技术中提出了在源极驱动芯片与数据线之间设置数据选择器(multiplexer，也称为多路选择器)的方案；即，将源极驱动芯片的一个端子通过数据选择器来与两条或多条数据线相连，以使得该一个端子可以在不同时刻分别向两条或多条数据线提供数据电压。


技术实现要素：

3.第一方面，本公开实施例提供了一种数据选择电路，配置有数据信号输入端和至少两个数据信号输出端，所述数据选择电路包括：与所述数据信号输出端一一对应的至少两个选通电路，每个选通电路配置有对应的选通控制信号线和复位控制信号线；
4.所述选通电路包括：控制电路、调整电路、输出电路和复位电路，所述控制电路、所述调整电路、输出电路和复位电路连接于控制节点；
5.所述控制电路，与对应的选通控制信号线连接，配置为响应于所述选通控制信号线的控制将有效电平电压写入至所述控制节点；
6.所述调整电路，与所述数据信号输入端连接，配置为在所述控制电路将所述有效电平电压写入至所述控制节点的同时接收所述数据信号输入端所提供的参考电压，以及后续在所述数据信号输入端所提供电压由所述参考电压变为数据电压时向所述控制节点写入调整电压，所述调整电压等于所述有效电平电压与所述数据电压二者之和与所述参考电压的差；
7.所述输出电路，与所述数据信号输入端和对应的所述数据信号输出端连接，配置为根据所述控制节点处电压与所述数据信号输入端处电压二者之差输出相应的开态电流；
8.所述复位电路，与对应的复位控制信号线连接，配置为响应于所述复位控制信号线的控制将非有效电平电压写入至所述控制节点。
9.在一些实施例中，所述控制电路包括第一晶体管，所述复位电路包括第二晶体管，所述输出电路包括第三晶体管，所述调整电路包括电容；
10.所述第一晶体管的控制极与对应的所述选通控制信号线连接，所述第一晶体管的第一极与有效电平电压供给线连接，所述第二晶体管的第二极与所述控制节点连接；
11.所述第二晶体管的控制极与对应的所述复位控制信号线连接，所述第二晶体管的第一极与非有效电平电压供给线连接，所述第二晶体管的第二极与所述控制节点连接；
12.所述第三晶体管的控制极与所述控制节点连接，所述第三晶体管的第一极与所述数据信号输入端连接，所述第三晶体管的第二极与对应的所述数据信号输出端连接；
13.所述电容的第一端与所述数据信号输入端连接，所述电容的第二端与对应的所述数据信号输出端连接。
14.在一些实施例中，所述第一晶体管的第一极所连接的有效电平电压供给线为同一所述第一晶体管的控制极所连接的所述选通控制信号线。
15.在一些实施例中，所述第二晶体管的第一极所连接的非有效电平电压供给线为同一所述选通电路内所述第一晶体管的控制极所连接的所述选通控制信号线。
16.在一些实施例中，所述选通电路的数量为n个，其中第1个所述选通电路的数据信号输出端至第n个所述选通电路的数据信号输出端依次进行输出；
17.其中，第i个所述选通电路所配置的复位控制信号线为第i+1个所述选通电路所配置选通控制信号线，1≤i≤n-1且i为整数；
18.第n个所述选通电路所配置的复位控制信号线为第1个所述选通电路所配置选通控制信号线。
19.在一些实施例中，所述选通电路中所有晶体管均为金属氧化物型晶体管。
20.在一些实施例中，所述选通电路的数量为2个，所述选通控制信号线的数量为2条；
21.所述选通控制信号线沿第一方向延伸，2条所述选通控制信号线沿第二方向排布，所述第一方向与所述第二方向相交；
22.2个所述选通电路均位于2条所述选通控制信号线之间且沿所述第一方向排布。
23.在一些实施例中，2个所述选通电路分别为第一选通电路和第二选通电路，2条所述选通控制信号线分别为第一选通控制信号线和第二选通控制信号线；
24.在所述第一选通电路内，所述第一晶体管的第一极所连接的有效电平电压供给线所述第一选通控制信号线，所述第二晶体管的第一极与连接的非有效电平电压供给线为所述第二选通控制信号线，所述第二晶体管位于所述第一晶体管远离所述第一选通控制信号线的一侧；
25.在所述第二选通电路内，所述第一晶体管的第一极所连接的有效电平电压供给线所述第二选通控制信号线，所述第二晶体管的第一极与连接的非有效电平电压供给线为所述第一选通控制信号线，所述第二晶体管位于所述第一晶体管远离所述第二选通控制信号线的一侧。
26.在一些实施例中，在任意一个所述选通电路内，所述第一晶体管与所述第二晶体管沿所述第二方向排布，所述第三晶体管与所述第一晶体管沿所述第三方向排布，所述第三方向与所述第二方向相交。
27.在一些实施例中，所述数据选择电路包括：依次形成的第一导电层、第一绝缘层、半导体层和第二导电层；
28.所述第一导电层包括：所述第一选通控制信号线、所述第二选通控制信号线、第一晶体管的控制极、第二晶体管的控制极、第三晶体管的控制极、所述电容的第一板；
29.所述半导体层包括：所述第一晶体管的有源层图形、所述第二晶体管的有源层图形和所述第三晶体管的有源层图形；
30.所述第二导电层包括：所述第一晶体管的第一极、所述第一晶体管的第二极、所述第二晶体管的第一极、所述第二晶体管的第二极、所述第三晶体管的第一极、所述第三晶体管的第二极；
31.所述第一晶体管上的第二极通过贯穿所述第一绝缘层上的过孔与所述第三晶体管的控制极相连。
32.在一些实施例中，所述数据选择电路包括依次形成的第一导电层、第一绝缘层、半导体层、第二导电层、第二绝缘层和第三导电层；
33.所述第一导电层包括：所述第一选通控制信号线、所述第二选通控制信号线、第一晶体管的控制极、第二晶体管的控制极、第三晶体管的控制极、所述电容的第一板；
34.所述半导体层包括：所述第一晶体管的有源层图形、所述第二晶体管的有源层图形和所述第三晶体管的有源层图形；
35.所述第二导电层包括：所述第一晶体管的第一极、所述第一晶体管的第二极、所述第二晶体管的第一极、所述第二晶体管的第二极、所述第三晶体管的第一极、所述第三晶体管的第二极；
36.所述第三导电层包括：第一导电连接图形，所述第一导电连接图形上的一部分通过贯穿所述第二绝缘层上的过孔与所述第一晶体管的第二极电连接，所述第一导电连接图形上的另一部分通过贯穿所述第二绝缘层和所述第一绝缘层上的过孔与所述第三晶体管的控制极电连接。
37.在一些实施例中，所述第三导电层的材料包括透明导电材料。
38.第二方面，本公开实施例还提供了一种显示基板，包括：如上述第一方面中提供的所述数据选择器。
39.在一些实施例中，所述显示基板还包括：衬底基板，所述衬底基板上划分有显示区和位于所述显示区周边的周边区，所述数据选择器位于所述周边区；
40.所述显示区内设置开关晶体管，所述开关晶体管远离所述衬底基板的一侧设置有所述第三导电层，所述第三导电层还包括：像素电极和/或公共电极。
41.第三方面，本公开实施例还提供了一种显示装置，包括：如第二方面中提供的所述显示基板。
附图说明
42.图1为相关技术中所涉及的数据选择器的一种电路结构示意图；
43.图2为相关技术中选通电路内的输出晶体管所输出开态电流ids随着栅源电压变化的示意图；
44.图3为本公开实施例所提供的数据选择电路的一种电路结构示意图；
45.图4为本公开实施例中选通电路的一种电路结构示意图；
46.图5为本公开实施例中选通电路的另一种电路结构示意图；
47.图6为图5所示选通电路的一种工作时序图；
48.图7为本公开实施例所提供的数据选择电路的一种电路结构示意图；
49.图8为图7所示数据选择电路的一种版图；
50.图9为图8中a-a’向的一种截面示意图；
51.图10为图7所示数据选择电路的另一种版图；
52.图11为图10中b-b向’的一种截面示意图。
具体实施方式
53.为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例
的附图。对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。并且在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
54.除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
55.需要说明的是，在本公开实施例中的所采用的晶体管可以为薄膜晶体管或场效应管或其他具有相同、类似特性的器件，由于采用的晶体管的源极和漏极是对称的，所以二者可以互换的。在本公开实施例中，为区分晶体管的源极和漏极，将其中一极称为第一极，另一极称为第二极，栅极称为控制极。此外按照晶体管的特性区分可以将晶体管分为n型和p型，当采用n型晶体管时，第一极为n型晶体管的漏极，第二极为n型晶体管的源极，p型晶体管的情况相反。本公开中的“有效电平”是指能够控制相应晶体管导通的电平信号；具体地，针对待控制晶体管为n型晶体管，其所对应的有效电平为高电平；针对待控制晶体管为p型晶体管，其所对应的有效电平为低电平。
56.图1为相关技术中所涉及的数据选择器的一种电路结构示意图。图1所示，在相关技术中，以数据选择器包含有n(n≥2且为正整数)个选通电路s_1～s_n的情况，每一路选通电路s_1～s_n均包括一个输出晶体管m0，该输出晶体管m0的控制极与对应的选通控制信号线mux_1～mux_n连接，该输出晶体管m0的第一极与数据信号输入端in(与源极驱动芯片的一个输出端子相连)连接，该输出晶体管m0的第二极与对应的数据信号输出端out_1～out_n(与对应的数据线data相连)连接，利用选通控制信号线mux_1～mux_n提供的信号来控制相应的输出晶体管m0导通或截止。通过控制多个输出晶体管m0依次导通，以将数据信号输入端in提供的数据电压依次输出给不同的数据线data。具体地，一条选通控制信号线mux_i提供有效电平电压给对应输出晶体管m0的控制极，接收到有效电平信号的输出晶体管m0输出开态电流来对相应的数据线data进行充电，其中输出晶体管m0输出开态电流与输出晶体管m0的栅源电压vgs相关。以通控制信号线提供有效电平电压为vgh为例，数据信号输入端in提供的数据电压为vdata为例，输出晶体管m0的栅源电压vgs＝vgh-vdata。
57.为防止液晶极化，一般会设计正极性帧画面与负极性帧画面交替显示。在正极性帧画面中会利用正极性数据电压(数据电压大于公共电压)进行显示控制，在负极性帧画面中会利用负极性数据电压(数据电压小于公共电压)进行显示控制。
58.图2为相关技术中选通电路内的输出晶体管所输出开态电流ids随着栅源电压变化的示意图。如图2所示，以公共电压vcom为8.68v，正极性数据电压vdata
正
为9.4v～15.8v，负极性数据电压vdata
负
为1.56～7.96v，行扫描驱动电压vg为32v为例。在正极性帧画面中，输出晶体管m0的栅源电压vgs
正
＝vgh-vdata
正
,vgs
正
范围为：16.2～22.6v；在负极性帧画面中，输出晶体管m0的栅源电压vgs
负
＝vgh-vdata
负
,vgs
负
范围为：24.04v～30.44v。参见图2中所示，输出晶体管m0在正极性帧画面中的充电速度(由开态电流ids表征，电流ids越大表示
充电速度越快)小于在负极性帧画面中的充电速度。即，正/负极性帧画面中存在充电差异。
59.在高分辨率产品中，每条选通电路s_1～s_n开启一次的时间较短，此时不同的开态电流ids就会导致实际提供输出至数据线data的数据电压有差异。即正极性画面下数据选择器对数据线data的充电率与负极性画面下数据选择器对数据线data的充电率不同，这会导致显示过程中出现残像问题。其中，数据选择器对数据线data的充电率为数据选择器实际写入至数据线data的数据电压与数据选择器的数据信号输入端in所提供的数据电压的比值。
60.此外，同一输出晶体管m0在向同一数据线data写入不同大小的负极性数据电压或不同大小的正极性数据电压时，由于数据电压的大小不同，则输出晶体管m0的栅源电压也不同，故输出晶体管m0的所输出开态电流也不同，此时也会存在充电率不同的问题。
61.为有效改善相关技术中选通电路传输不同数据电压时因输出晶体管所输出的开态电流不同，而导致数据选择器对数据线的充电率不同问题，本公开提供了相应的解决方案。
62.图3为本公开实施例所提供的数据选择电路的一种电路结构示意图。图4为本公开实施例中选通电路的一种电路结构示意图。如图3和图4所示，该数据选择电路配置有数据信号输入端in和至少两个数据信号输出端out_1～out_n，数据选择电路包括：与数据信号输出端out_1～out_n一一对应的至少两个选通电路s_1～s_n，每个选通电路s_1～s_n配置有对应的选通控制信号线mux_i和复位控制信号线rst_i；选通电路s_i包括：控制电路1、调整电路4、输出电路3和复位电路2，控制电路1、调整电路4、输出电路3和复位电路2连接于控制节点cn。
63.其中，控制电路1与对应的选通控制信号线mux_i连接，控制电路1配置为响应于选通控制信号线mux_i的控制将有效电平电压写入至控制节点cn，以控制输出电路3处于工作状态。
64.调整电路4与数据信号输入端in连接，调整电路4配置为在控制电路1将有效电平电压写入至控制节点cn的同时接收数据信号输入端in所提供的参考电压，以及后续在数据信号输入端in所提供电压由参考电压变为数据电压时向控制节点cn写入调整电压，调整电压等于有效电平电压与数据电压二者之和与参考电压的差。
65.输出电路3与数据信号输入端in和对应的数据信号输出端out_i连接，输出电路3配置为处于工作状态时根据控制节点cn处电压与数据信号输入端in处电压二者之差输出相应的开态电流。
66.复位电路2与对应的复位控制信号线rst_i连接，复位电路2配置为响应于复位控制信号线rst_i的控制将非有效电平电压写入至控制节点cn，以控制输出电路3处于非工作状态。
67.以一路选通电路s_i的工作过程为例，具体包括：控制阶段、调整及写入阶段和复位阶段。
68.在控制阶段，控制电路1响应于选通控制信号线mux_i的控制将有效电平电压写入至控制节点cn，与此同时数据信号输入端in提供参考电压。其中，有效电平电压为vgh，参考电压为vref。
69.此时，控制节点cn处电压与数据信号输入端in处电压二者之差
△
v_t1：
70.△
v_t1＝vgh-vref。
71.故，在控制阶段输出电路3根据
△
v_t1输出相应的开态电流。
72.在调整及写入阶段，控制电路1停止向控制节点cn写入有效电平电压，数据信号输入端in所提供电压由参考电压变为数据电压，其中数据电压为vdata，此时调整电路4向控制节点cn写入调整电压，调整电压等于有效电平电压与数据电压二者之和与参考电压的差；其中，调整电压为vp，vp＝vgh+vdata-vref。
73.此时，控制节点cn处电压与数据信号输入端in处电压二者之差
△
v_t2：
74.△
v_t2＝vgh+vdata-vref-vdata＝vgh-vref
75.故，在控制阶段输出电路3根据
△
v_t2输出相应的开态电流。其中，由于
△
v_t1＝
△
v_t2＝vgh-vref，故，输出电路3在控制阶段和调整及写入阶段所输出的开态电流相同。
76.在复位阶段，复位电路2响应于复位控制信号线rst_i的控制将非有效电平电压写入至控制节点cn，以控制输出电路3处于非工作状态，输出电路3停止输出。
77.由此可见，本公开中输出电路3在调整及写入阶段所所处的开态电流仅与控制阶段时控制电路1提供的有效电平电压与数据信号输入端in提供参考电压二者之差相关，而与数据信号输入端in在调整及写入阶段所提供的数据电压无关。故，本公开的技术方案可实现选通电路s_i能够以相同开态电流(相同充电速度)来传输不同数据电压，以保证不同数据电压下数据选择器对数据线data的充电率的一致性，从而能够改善相关技术中出现的残像问题。
78.图5为本公开实施例中选通电路的另一种电路结构示意图。如图5所示，在一些实施例中，图5所示选通电路为基于图4所示选通电路的一种具体化可选实施方案。在一些实施例中，控制电路1包括第一晶体管m1，复位电路2包括第二晶体管m2，输出电路3包括第三晶体管m3，调整电路4包括电容c。
79.其中，第一晶体管m1的控制极与对应的选通控制信号线mux_i连接，第一晶体管m1的第一极与有效电平电压供给线连接，第二晶体管m2的第二极与控制节点cn连接。
80.第二晶体管m2的控制极与对应的复位控制信号线rst_i连接，第二晶体管m2的第一极与非有效电平电压供给线连接，第二晶体管m2的第二极与控制节点cn连接。
81.第三晶体管m3的控制极与控制节点cn连接，第三晶体管m3的第一极与数据信号输入端in连接，第三晶体管m3的第二极与对应的数据信号输出端out_i连接。
82.电容c的第一端与数据信号输入端in连接，电容c的第二端与对应的数据信号输出端out_i连接。
83.在一些实施例中，第一晶体管m1的第一极所连接的有效电平电压供给线为同一第一晶体管m1的控制极所连接的选通控制信号线mux_i。在本公开实施例中，通过将选通控制信号线mux_i复用为有效电平电压供给线，可以有效减少数据选择电路所配置的信号线，有利于简化电路结构，缩小数据选择电路的整体尺寸。
84.在一些实施例中，第二晶体管m2的第一极所连接的非有效电平电压供给线为同一选通电路s_i内第一晶体管m1的控制极所连接的选通控制信号线mux_i。在本公开实施例中，通过将选通控制信号线mux_i复用为非有效电平电压供给线，可以有效减少数据选择电路所配置的信号线，有利于简化电路结构，缩小数据选择电路的整体尺寸。
85.在一些实施例中，选通电路s_1～s_n的数量为n个，其中第1个选通电路s_1的数据
信号输出端out_1至第n个选通电路s_n的数据信号输出端out_1～out_n依次进行输出；其中，第i个选通电路s_i所配置的复位控制信号线rst_1i为第i+1个选通电路s_i+1所配置选通控制信号线mux_i+1，1≤i≤n-1且i为整数；第n个选通电路s_n所配置的复位控制信号线rst_n为第1个选通电路s_1所配置选通控制信号线mux_1。在本公开实施例中，通过将选通控制信号线mux_1～mux_n复用为复位控制信号线rst_1～rst_n，可以有效减少数据选择电路所配置的信号线，有利于简化电路结构，缩小数据选择电路的整体尺寸。
86.需要说明的是，图5中仅示例性画出了第i个选通电路s_i的电路结构。
87.在本公开实施例中，选通电路s_1～s_n的中每一个晶体管可以分别独立设计为n型晶体管或p型晶体管。在一些实施例中，选通电路s_1～s_n的中全部晶体管均为n晶体管或p型晶体管，此时选通电路s_1～s_n的中全部晶体管可以基于同一晶体管制备工序进行同时制备。
88.此外，本公开中的数据选择电路可以是应用至显示基板，而显示基板的显示区内也设置有开关晶体管，故本公开实施例中选通电路s_1～s_n内的各晶体管可以设计为与显示区内的开关晶体管的晶体管类型相同，故可以基于现有的显示基板制备工序可以同时制备出数据选择电路，因此无需为数据选择电路的制备而增设额外的工序。
89.在一些实施例中，选通电路s_1～s_n中所有晶体管均为金属氧化物型晶体管。在本公开实施例中，选通电路s_1～s_n内各晶体管均是在导通状态和截止状态之间进行切换，且当n值较大时，晶体管处于截止状态的时间要明显长于晶体管处于导通状态的时间，此时晶体管中容易产生漏电流。当晶体管采用金属氧化物型晶体管时，可以有效降低晶体管在截止状态下的漏电流。
90.下面以选通电路s_1～s_n的中全部晶体管均为n晶体管的情况为例，来对图5所示选通电路s_1～s_n的工作过程进行详细描述。
91.图6为图5所示选通电路的一种工作时序图。如图6所示，该选通电路s_i的工作过程具体包括：控制阶段t1、调整及写入阶段t2和复位阶段t3。
92.在控制阶段t1，选通控制信号线mux_i提供高电平，复位控制信号线rst_i提供低电平；第一晶体管m1导通以将有效电平电压vgh写入至控制节点cn，第二晶体管m2截止；与此同时，数据信号输入端in提供参考电压vref。此时，控制节点cn处电压与数据信号输入端in处电压二者之差
△
v_t1：
93.△
v_t1＝vgh-vref。
94.此时，即电容c两端的电压差为vgh-vref；第三晶体管m3的栅源电压vgs＝vgh-vref，第三晶体管m3的输出与vgh-vref相对应的开态电流。
95.在调整及写入阶段t2，选通控制信号线mux_i提供低电平，复位控制信号线rst_i提供低电平；第一晶体管m1和第二晶体管m2均截止，此时控制节点cn处于浮接状态(floating)，数据信号输入端in所提供电压由参考电压vref变为数据电压vdata；
96.在电容c的自举作用下，控制节点cn处电压由vgh变为vp＝vgh+vdata-vref(即，调整电压)，电容c两端的电压差维持为vgh-vref。其中，当vdata＞vref时，则控制节点cn处电压会被上拉；当vdata小于vref时，则控制节点cn处电压会被下拉。图6中仅示例性画出了控制节点cn处被上拉的情况。
97.第三晶体管m3的栅源电压vgs＝vgh-vref，第三晶体管m3的输出与vgh-vref相对
应的开态电流。故，第三晶体管m3在控制阶段和调整及写入阶段所输出的开态电流相同。
98.在复位阶段t3，选通控制信号线mux_i提供低电平，复位控制信号线rst_i提供低高电平；第一晶体管m1截止，第二晶体管m2导通以将非有效电平电压vgl写入至控制节点cn，第三晶体管m3截止。
99.需要说明的是，当第i个选通电路s_i所配置的复位控制信号线rst_i为第i+1个选通电路s_i所配置选通控制信号线mux_i时，第i个选通电路s_i的复位阶段与第i+1个选通电路s_i+1的控制阶段对应同一时段。
100.图7为本公开实施例所提供的数据选择电路的一种电路结构示意图。图8为图7所示数据选择电路的一种版图。图9为图8中a-a’向的一种截面示意图。图10为图7所示数据选择电路的另一种版图。图11为图10中b-b向’的一种截面示意图。如图7至图11所示，在一些实施例中，选通电路s_1～s_2的数量为2个，选通控制信号线mux_1～mux_2的数量为2条；选通控制信号线mux_1～mux_2沿第一方向(例如图8和图10中的行方向)延伸，2条选通控制信号线mux_1～mux_2沿第二方向(例如图8和图10中的列方向)排布，第一方向与第二方向相交；2个选通电路s_1～s_2均位于2条选通控制信号线mux_1～mux_2之间且沿第一方向排布。
101.参见图8和图10所示，在一些实施例中，2个选通电路分别为第一选通电路s_1和第二选通电路s_2，2条选通控制信号线分别为第一选通控制信号线mux_1和第二选通控制信号线mux_2；在第一选通电路s_1内，第一晶体管m1的第一极所连接的有效电平电压供给线为第一选通控制信号线mux_1，第二晶体管m2的第一极所连接的非有效电平电压供给线为第二选通控制信号线mux_2，第二晶体管m2位于第一晶体管m1远离第一选通控制信号线mux_1的一侧；在第二选通电路s_2内，第一晶体管m1的第一极所连接的有效电平电压供给线为第二选通控制信号线mux_2，第二晶体管m2的第一极所连接的非有效电平电压供给线为第一选通控制信号线mux_1，第二晶体管m2位于第一晶体管m1远离第二选通控制信号线mux_2的一侧。
102.在一些实施例中，在任意一个选通电路s_1～s_2内，第一晶体管m1与第二晶体管m2沿第二方向排布，第三晶体管m3与第一晶体管m1沿第三方向排布，第三方向与第二方向相交。其中，可选地，第三方向可以与第一方向平行。
103.参见图8和图9所示，在一些实施例中，数据选择电路包括：依次形成的第一导电层lc1、第一绝缘层lc2、半导体层act和第二导电层lc3；第一导电层lc1包括：第一选通控制信号线mux_1～mux_n、第二选通控制信号线mux_1～mux_n、第一晶体管m1的控制极、第二晶体管m2的控制极、第三晶体管m3的控制极、电容c的第一板；半导体层act包括：第一晶体管m1的有源层图形、第二晶体管m2的有源层图形和第三晶体管m3的有源层图形；第二导电层lc3包括：第一晶体管m1的第一极、第一晶体管m1的第二极、第二晶体管m2的第一极、第二晶体管m2的第二极、第三晶体管m3的第一极、第三晶体管m3的第二极；第一晶体管m1上的第二极通过贯穿第一绝缘层lc2上的过孔与第三晶体管m3的控制极相连。
104.此外，第一选通电路s_1内第二晶体管m2的第一极通过贯穿第一绝缘层lc2上的过孔与第一选通控制信号线mux_1相连，第二选通电路s_1～s_n内第二晶体管m2的第一极通过贯穿第一绝缘层lc2上的过孔与第二选通控制信号线mux_2相连。
105.参见图10和图11所示，在一些实施例中，数据选择电路包括依次形成的第一导电
层lc1、第一绝缘层lc2、半导体层act、第二导电层lc3、第二绝缘层lc4和第三导电层lc5；第一导电层lc1包括：第一选通控制信号线mux_1、第二选通控制信号线mux_2、第一晶体管m1的控制极、第二晶体管m2的控制极、第三晶体管m3的控制极、电容c的第一板；半导体层act包括：第一晶体管m1的有源层图形、第二晶体管m2的有源层图形和第三晶体管m3的有源层图形；第二导电层lc3包括：第一晶体管m1的第一极、第一晶体管m1的第二极、第二晶体管m2的第一极、第二晶体管m2的第二极、第三晶体管m3的第一极、第三晶体管m3的第二极；第三导电层lc5包括：第一导电连接图形dd，第一导电连接图形dd上的一部分通过贯穿第二绝缘层lc4上的过孔与第一晶体管m1的第二极电连接，第一导电连接图形dd上的另一部分通过贯穿第二绝缘层lc4和第一绝缘层lc2上的过孔与第三晶体管m3的控制极电连接。
106.在一些实施例中，第三导电层lc5的材料包括透明导电材料。
107.在实际显示基板中，显示基板的显示区内也设置有开关晶体管，在开关晶体管远离衬底基板的一侧会设置有像素电极，当然也可以同时设置有像素电极和公共电极；在本公开实施例中第三导电层可以为像素电极所处层结构，即第一导电连接图形与像素电极同层设置；当然，第三导电层可以为公共电极所处层结构，即第一导电连接图形与公共电极同层设置。此时，可以基于像素电极或公共电极的制备工序以同时制备出第一导电连接电极。
108.基于同一发明构思，本公开实施例还提供了一种显示基板，该显示基板包括有数据选择器，对于数据选择器的具体描述，可参见前面实施例中的内容，此处不再赘述。
109.在一些实施例中，显示基板还包括：衬底基板，衬底基板上划分有显示区和位于显示区周边的周边区，数据选择器位于周边区；显示区内设置开关晶体管，开关晶体管远离衬底基板的一侧设置有第三导电层，第三导电层不但包括前面实施例中的第一导电连接图形，第三导电层还包括：像素电极和/或公共电极。
110.其中，当第三导电层同时包括有像素电极和公共电极时，也就是说第一导电连接图形、像素电极、公共电极，三者同层设置。
111.基于同一发明构思，本公开实施例还提供了一种显示装置，该显示装置包括上面实施例提供的显示基板，对于该显示基板的具体描述，可参见前面实施例中的内容，此处不再赘述。
112.本公开实施例提供的显示装置具体可以为液晶显示器、平板、电脑、手机、导航仪等具有显示功能的结构或产品。
113.可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。