可稳定控制电流的TFT像素电路及显示装置的制作方法

可稳定控制电流的tft像素电路及显示装置
技术领域
1.本技术涉及显示技术领域，具体涉及一种像素电路及显示装置。


背景技术：

2.在显示面板领域，oled/micro发光二极管(light emitting diode,led)/miniled像素的亮度通常可由电流来控制的，而电流是通过使用薄膜晶体管tft来控制的，这是因为tft的晶体管阈值电压v
t
会随着外在因素的变化而变化，从而影响所控制的电流。只有将晶体管的阈值电压v
t
这个变化因素补偿回来，才可以得到稳定的电流。因此，随之出现了补偿v
t
的像素电路。
3.但随着解析度的增加，对显示器装置的采样率要求越来越高，oled显示器的采样率受限于像素元件数量过多的瓶颈。在像素内部补偿了v
t
之后，若直接依靠变换数据电压去进行补偿，数据电压会受到多路复用器(multiplex， mux)的影响。在高解析度时，像素与像素之间差异明显，会出现补偿不足的问题，常需更改mux或借助外部补偿(demura)。因此，如何减少像素电路的像素与像素之间的差异，具有重要的研究意义。因此，需要一种解决上述问题的像素电路及显示装置。


技术实现要素：

4.鉴于上述背景描述所涉及的问题，本揭露提供了如下像素电路及显示装置，借以改善现有技术所存在的问题。
5.本技术的一种实施例中提供了一种像素电路，所述tft像素电路包括：一发光二极管，一驱动单元，一重置单元，一补偿单元，一发光单元，一数据输入单元，一存储单元，其中：所述重置单元连接所述存储单元和参考电压，根据所述参考电压，清除所述存储单元上的前一数据电位；所述存储单元连接所述数据输入单元和所述驱动单元，所述存储单元先获取来自所述数据输入单元的数据电压，再由所述驱动单元和所述补偿单元对所述存储单元进行充电，从而完成数据存储；所述补偿单元由一个n型晶体管组成，所述补偿单元的晶体管的第一极连接基准电压、第二极连接所述驱动单元、栅极连接扫描信号，所述补偿单元在放电阶段向所述驱动单元提供所述基准电压，可以通过所述基准电压直接控制所述tft像素电路的整体电流的大小；所述驱动单元连接所述补偿单元、所述存储单元、所述发光二极管、电源电压端、所述重置单元和所述发光单元，所述驱动单元接收存储在所述存储单元中的数据以产生驱动电流，并使连接公共电压端的所述发光二极管发光。
6.在本技术的一种实施例中，所述驱动单元、所述重置单元、所述发光单元、所述数据输入单元、所述补偿单元都只包括一个晶体管，且所有晶体管的类型均为n型；所述存储单元只包括一个电容。
7.在本技术的一种实施例中，所述发光单元的晶体管的栅极连接发光信号、第一极连接所述驱动单元的晶体管的栅极、第二极连接所述存储单元与所述数据输入单元的第二极；所述重置单元的晶体管的栅极连接放电信号、第一极连接所述参考电压、第二极连接所
述存储单元和所述驱动单元的晶体管的第二极以及所述发光二极管的正极；所述驱动单元的晶体管的栅极连接所述补偿单元的第二极和所述发光单元的第一极、第一极连接所述电源电压端、第二极连接所述存储单元以及所述重置单元的第二极与所述发光二极管的正极；所述数据输入单元的晶体管的栅极连接所述补偿单元的晶体管的栅极与所述扫描信号、第一极连接数据输入信号、第二极连接所述存储单元；所述发光二极管的正极连接所述存储单元和所述驱动单元的晶体管的第二极与所述重置单元的晶体管的第二极、负极连接所述公共电压端；所述补偿单元的晶体管的栅极连接所述数据输入单元的晶体管的栅极与所述扫描信号、第一极连接所述基准电压、第二极连接所述驱动单元的晶体管的栅极与所述发光单元的晶体管的第一极。
8.在本技术的一种实施例中，在所述放电阶段：所述发光信号处于低电位，所述扫描信号和所述放电信号处于高电位；所述补偿单元、所述重置单元、所述数据输入单元处于导通状态，所述驱动单元处于全开状态；所述驱动单元的晶体管的第二极电压为所述参考电压；所述数据输入单元提供的所述数据的输入至所述存储单元的一端，所述参考电压经由所述重置单元输入至所述存储单元的另一端，即所述电容的上个电位的电压被清除，清除后一端的电压为所述数据电压，另一端的电压为所述参考电压。
9.在本技术的一种实施例中，在所述放电阶段完成后，进入数据存储和补偿阶段：所述发光信号和所述放电信号处于低电位，所述扫描信号处于高电位；所述补偿单元、数据输入单元导通；所述驱动单元的晶体管先导通以对所述电容进行充电，直到所述电容一端的电压等于所述基准电压和所述驱动单元的晶体管的阈值电压的差值时，所述驱动单元的晶体管关闭，成功将数据存储为所述数据电压与所述差值之差。
10.在本技术的一种实施例中，在所述数据存储和补偿阶段完成后，进入发光阶段：所述扫描信号和所述放电信号处于低电位，所述发光信号处于高电位；所述驱动单元和所述发光单元导通，在所述数据存储和补偿阶段成功存储的所述数据的电压值被提供至所述驱动单元，以产生驱动电路并驱动所述发光二极管发光。
11.在本技术的一种实施例中，当所述基准电压不变时，在所述基准电压与所述参考电压的差值大于所述驱动单元的晶体管的阈值电压的情况下，所述基准电压可以为所述电源电压端；当所述基准电压可变时，所述基准电压可以处于高态，也可以处于低态：当所述基准电压小于所述参考电压与所述驱动单元的晶体管的阈值电压之和时，所述基准电压处于低态；当所述基准电压大于所述参考电压与所述驱动单元的晶体管的阈值电压之和时，所述基准电压处于高态。
12.在本技术的一种实施例中，当所述基准电压跳动至所述低态时，所述驱动单元的晶体管在放电阶段截止；当所述基准电压跳动至所述高态时，所述驱动单元的晶体管在存储数据和补偿阶段先开启，直至对所述存储单元充电完成后截止。
13.在本技术的一种实施例中，所述基准电压可以替换为所述电源电压端；所述参考电压可以替换为所述公共电压端；当所述基准电压处于低态电位时，可以替换为所述参考电压。在本技术的一种实施例中，提供一种包括如上任一项所述的tft像素电路的显示装置。
14.根据本实用新型中的电路设计，可使用基准电压来控制整体电流的大小，因此驱动部分不需要那么多tft，杂讯少，灵活性更强。
附图说明
15.图1是本实施方式的像素电路的电路结构示意图。
16.图2是图1所示像素电路的信号时序图。
17.图3是图1所述像素电路在放电状态下释放前一数据电位的电路结构示意图。
18.图4是图1所述像素电路在补偿阶段的电路结构示意图。
19.图5是图1所述像素电路在发光阶段的电路结构示意图。
具体实施方式
20.需要说明的是，在不冲突的情况下，本技术中的实施例及实施例中的特征可以相互组合。现结合附图，对本技术的较佳实施例进行详细说明。
21.如图1所示，图1是本实施方式的像素电路的电路结构示意图。所述像素电路应用于显示面板，如oled显示面板的像素单元中，显示面板包括多个像素单元、多条数据线及多条扫描线，数据线用于传输显示所需的数据信号给与其相连的像素单元，扫描线用于加载和传输扫描信号给与其相连的像素单元。每个像素单元包括像素电路和像素电路驱动的发光元件。
22.本实施例的像素电路包括驱动单元——第一晶体管tft1、重置单元——第二晶体管tft2、发光单元——第四晶体管tft4、补偿单元——第三晶体管tft3、和数据输入单元——第五晶体管tft5。
23.本技术电路中的元件数量较少，相比于元件数量多的电路更适合高ppi产品。本技术电路中共包括五个tft和一个电容，像素结构为5t1c结构。
24.所述电容相当于一个储存单元，用于储存数据信号，从而通过驱动晶体管提供驱动电流。
25.所述五个tft包括：驱动单元——第一晶体管tft1，所述tft1根据电流驱动来控制电流大小；重置单元——第二晶体管tft2，存入数据后，在下一周期，随着画面的变化，还需要重新存入数据，所述tft2用于重置前一数据电位；补偿单元——第三晶体管tft3，所述tft3用于获得栅源电压v
gs
与阈值电压v
th
的差值来补偿信号；发光单元——第四晶体管tft4，所述tft4连接发光信号以用于发光阶段；数据输入单元——第五晶体管tft5，所述tft5用于连接数据输入信号以输入数据电压。
26.上述五个晶体管结合由面板的栅极驱动器向像素提供的发光信号emit、扫描信号scan、放电信号dis来控制像素的动作。第一晶体管tft1通过第二晶体管tft2经由参考电压vi、通过第三晶体管tft3经由基准电压v
ref
协同控制，第二晶体管tft2由放电信号dis所控制，第三晶体管tft3由扫描信号scan所控制，第四晶体管tft4由发光信号emit所控制，第五晶体管tft5接收数据输入信号提供的数据电压v
data
。
27.在结构上，第三晶体管tft3的栅极连接第五晶体管tft5的栅极和扫描信号 scan，第三晶体管tft3的第一极电性耦接至基准电压v
ref
。第一晶体管tft1的栅极连接第三晶体管tft3的第二极和第四晶体管tft4的第一极，第一晶体管tft1 的第一极电性耦接至电源电压端pvdd，第一晶体管tft1的第二极连接电容的一端、tft2的第二极和发光二极管oled的一端。第四晶体管tft4的栅极连接发光信号emit，第四晶体管tft4的第一极连接第三晶体管tft3的第二极。第五晶体管tft5的栅极连接扫描信号scan，第五晶体管tft5的第一极
连接数据输入信号提供的数据电压v
data
，第五晶体管tft5的第二极连接第四晶体管的第二极、电容的一端。第二晶体管tft2的栅极连接放电信号dis，第二晶体管tft2的第二极连接第一晶体管tft1的第二极、电容的一端，第二晶体管tft2的第一极连接参考电压vi。电容的一端连接第五晶体管tft5的第二极、第四晶体管tft4的第二极，电容的另一端连接第一晶体管tft1的第二极、第二晶体管tft2的第二极、发光二极管oled的正极。发光二极管oled的正极连接第一晶体管tft1的第二极、电容的一端、第二晶体管tft2的第二极，发光二极管oled的负极连接公共电压端pvee。
28.在本实施例中，像素电路的晶体管均以n型薄膜晶体管tft为示例进行说明，但不限于此。在一种实施例中，第一晶体管tft1至第五晶体管tft5均为n 型晶体管，其第一极可以是源极，第二极可以是漏极，电流自第一极流向第二极。应理解的是，本实施例中的tft1-tft5并不限于薄膜晶体管，任何具有电压控制能力及使得本揭露按照上述工作方式工作的控制器件均应包含在本实用新型的保护范围内，本领域技术人员能够根据实际需要进行改变，此处不再赘述。
29.图2是本实施例中像素电路的信号时序图，本实施例中oled像素电路的驱动过程主要包括放电阶段、存储数据和补偿阶段以及发光阶段。数据电压v
data
的设置范围根据具体应用中oled像素电路的驱动要求确定。
30.在放电阶段，如图2所示，发光信号emit处于低电位，第四晶体管tft4 关闭。扫描信号scan处于高电位，放电信号dis处于高电位，如图3所示， tft2、tft3和tft5导通，tft1处于关闭或常开状态。
31.基准电压v
ref
是可变的，在放电阶段中，基准电压v
ref
可以处于高态(较高电位)，也可以处于低态(较低电位)。在放电阶段中，当v
ref
为低态时，即满足v
ref
＜vi+v
t(tft1)
时，第一晶体管tft1关闭(截止)。在放电阶段中，当v
ref
为高态时，即满足v
ref
＞vi+v
t(tft1)
时，第一晶体管tft1开启。即在放电阶段，tft1可以处于关闭或常开的状态。基准电压v
ref
可以跳动至低态以控制第一晶体管tft1截止从而有效防止漏电的发生。
32.具体而言，如图3所示，在本揭露的放电阶段中，当基准电压v
ref
处于高态时，电流由电源电压端pvdd流经tft1与tft2以将电容b端的电位放掉至vi，此时漏电电量较大；当v
ref
处于低态时，tft1处于截止(关闭)状态，只有tft2 开启以将电容b端的电位放掉至vi，此时无多余漏电。在这一阶段中，可释放前一数据电位。如图3所示，数据电压v
data
经由第五晶体管tft5输入，存储在电容中，即电容a端的电压va＝v
data
。参考电压vi经由第二晶体管tft2存储在电容的b端，即电容b端的电压vb近似等于vi。在驱动时，第三晶体管tft3的第二极电压等于第三晶体管tft3的第一极电压，即vg＝v
ref
。
33.在存储数据和补偿阶段，如图2和图4所示。发光信号emit处于低电位，第四晶体管tft4关闭。扫描信号scan处于高电位，第三晶体管tft3和第五晶体管tft5导通。放电信号dis处于低电位，第二晶体管tft2关闭。第一晶体管 tft1先导通，直至电容b端的电压vb＝v
ref-v
t(tft1)
时再关闭第一晶体管tft1，其中v
t(tft1)
为第一晶体管的阈值电压。
34.在存储数据和补偿阶段，先导通第一晶体管tft1，对电容开始充电，第一晶体管tft1的阈值电压为v
t(tft1)
，直到电容b端的电压vb＝v
ref-v
t(tft1)
时，关闭第一晶体管tft1。如前所述，电容的a端的电压va＝v
data
，现有的数据电位已存储至电容两端的电压v
ab
＝b
data-b
ref
+v
t(tft1)
，以对第一晶体管tft1的阈值电压v
t(tft1)
进行补偿。
35.在发光阶段，如图2和图5所示。发光信号emit处于高电位，第四晶体管tft4导通。扫描信号scan处于低电位，第三晶体管tft3和第五晶体管tft5 关闭。放电信号dis处于低电位，第二晶体管tft2关闭。仅开启第一晶体管tft1 和第四晶体管tft4。
36.发光阶段，输入发光信号，第一晶体管tft1驱动发光二极管oled发光。在驱动状态下，第四晶体管tft4第一极的电压等于第四晶体管tft4第二极的电压，即vg＝va＝v
ab
+vb＝v
data-v
ref
+v
t(tft1)
+v
oled
，vb等于发光二极管 oled的导通分压v
oled
，用之前电容两端储存的电压v
ab
来控制tft1的栅源电压 v
gs
，v
gs
＝v
ab
＝v
data-v
ref
+v
t(tft1)
。因此，第一晶体管tft1所产生的驱动电流i可以表示为i＝(1/2)
×
kn
′
(v
gs-v
t(tft1)
)2＝(1/2)kn
′
(v
data-v
ref
)2，其中 k、n
′
为第一晶体管tft1生产工艺和驱动设计有关的常数。
37.在本实施例中无需调整整个栅源电压与晶体管阈值电压的差值，即 v
gs-v
t
，与市面上需要将电路中其他部分变化为基准电压v
ref
的电路来补偿阈值电压v
t
相比，本实施例中直接使用基准电压v
ref
来控制电路中电流的大小以及led亮度，且驱动电路中tft数量少，大大减少了杂讯的产生，具有稳定性高、灵活性强的效果。
38.如7t1c等元件多的像素电路，通常使用如数据线等一条细线来进行补偿，对晶体管的阈值电压v
t
补偿效果较差。但本案直接使用电源电压端pvdd来进行补偿，电流更大，更强力，补偿效果也更好。即使在高解析度情况下，也能有效避免补偿不足的问题。
39.在上述实施例中，在放电状态时，应满足v
i-pvee＜v
oled
，否则发光二极管oled会偷亮，导致漏光。同时，在放电状态时，应满足v
ref-vi＞v
t(tft1)
，只有满足这个条件，第一晶体管tft1才会处于开启状态，否则将无法存储数据和进行补偿。
40.在上述实施例中，在发光状态时，必须满足v
data-v
ref
＞0，只有这样才会有电流通过，否则显示屏画面为黑色。
41.优选地，在放电状态时，为了防止电源电压端pvdd漏电至参考电压vi， v
ref-vi越小越好，放电时间越少越好。
42.尽管本像素电路有多余的电路会由电源电压端pvdd经第一晶体管tft1、第二晶体管tft2流到vi，但时间极短，电流很小，可忽略不计。
43.在上述实施例中，基准电压v
ref
可以是固定的，也可以是变动的。可替代地，当基准电压v
ref
不变时，在v
ref
与参考电压vi的差值大于第一晶体管tft1 的阈值电压v
t(tft1)
的情况下，v
ref
可以替换为电源电压端pvdd，此时电源数为 3，替换后可以减少一条v
ref
进像素电路的电线，有利于电路的空间布局；vi也可以替换为公共电压端pvee，替换后可以减少一条vi进像素电路的电线，有利于电路的空间布局；当基准电压v
ref
处于变化状态时，v
ref
的低态电位可以为vi以减少外部系统面板的电源供电数量。应当理解的是，以上实施例仅用以说明本技术的技术方案，而非对其限制，对本领域技术人员来说，可以对上述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而所有这些修改和替换，都应属于本技术所附权利要求的保护范围。