电平转换电路、显示面板和显示装置的制作方法

1.本技术属于显示面板技术领域，尤其涉及一种电平转换电路、显示面板和显示装置。


背景技术：

2.显示面板广泛应用于手机、电脑、液晶电视等电子设备中，goa(gate driver on array)技术即阵列基板行驱动技术，是利用阵列制程将栅极扫描驱动电路制作在薄膜晶体管阵列基板上，以实现逐行扫描的驱动方式，具有降低生产成本和实现面板窄边框设计的优点，为多种显示器所使用。
3.显示面板在显示过程中，由于像素电容和存储电容在显示过程中存储电荷，在显示面板关机时，像素电容和存储电容依然存储电荷，会导致显示面板出现残影。
4.为解决显示面板关机残影问题，在显示面板关机时，通常控制显示面板的薄膜晶体管同时开启一定时间，泄放像素电容和存储电容内的电荷，这个功能通常叫xon(all turn on)。
5.目前xon过程一般如下：显示面板关机后，前端模块提供xon信号给专用的电平转换芯片，goa驱动电路在电平转换芯片的输出信号的控制下，将栅关闭信号端从vgl负电压拉高至vgh正电压，从而打开显示的像素电压，泄放像素电容和存储电容的残余电荷。但是实现电荷泄放需要专门的电平转换芯片，电平转换芯片由于其结构特征，无法集成到goa架构的显示面板的阵列基板上，需设置于显示面板的外部，导致显示面板结构更为复杂。


技术实现要素：

6.本技术的目的在于提供一种电平转换电路，旨在解决因传统的电平转换芯片存在无法集成到阵列基板上导致显示面板结构复杂的问题。
7.本技术实施例的第一方面提出了一种电平转换电路，所述电平转换电路集成设置于显示面板上，所述显示面板还包括goa驱动电路和阵列排布的像素单元，所述goa驱动电路通过多行扫描线分别与各行所述像素单元分别连接，所述电平转换电路的信号输出端与所述goa驱动电路的栅关闭信号端连接，所述电平转换电路包括：第一开关电路，所述第一开关电路的输入端用于输入栅开启信号，所述第一开关电路，受第一电平信号触发导通，并输出所述栅开启信号至所述goa驱动电路以及通过所述goa驱动电路输出至所述像素单元，以控制所述像素单元开启；第二开关电路，所述第二开关电路的输入端用于输入栅关闭信号，所述第二开关电路的输出端与所述第一开关电路的输出端连接构成所述电平转换电路的信号输出端，所述第二开关电路，受第二电平信号触发导通，所述第二电平信号和所述第一电平信号为极性相反的电平信号；电平切换电路，所述电平切换电路的输入端用于接收关机信号，所述电平切换电路的输出端分别与所述第一开关电路和所述第二开关电路连接，所述电平切换电路，在未
接收到所述关机信号时切换输出所述第二电平信号，以及在接收到所述关机信号时切换输出所述第一电平信号。
8.可选地，电源管理集成电路通过驱动电路连接所述电平转换电路并输出所述栅开启信号、所述栅关闭信号和所述关机信号，所述驱动电路还与时序控制电路的信号端连接。
9.可选地，所述第一开关电路包括第一电子开关管和第一电阻；所述第一电子开关管的第一端和所述第一电阻的第一端共接构成所述第一开关电路的输入端，所述第一电子开关管的控制端和所述第一电阻的第二端共接构成所述第一开关电路的控制端，所述第一电子开关管的第二端构成所述第一开关电路的输出端。
10.可选地，所述第二开关电路包括第二电子开关管和第二电阻；所述第二电子开关管的第一端和所述第二电阻的第一端共接构成所述第二开关电路的输入端，所述第二电子开关管的控制端和所述第二电阻的第二端共接构成所述第二开关电路的控制端，所述第二电子开关管的第二端构成所述第二开关电路的输出端。
11.可选地，所述电平切换电路的输出端包括第一输出端和第二输出端，所述电平切换电路的第一输出端与所述第一开关电路的控制端连接，所述电平切换电路的第二输出端与所述第二开关电路的控制端连接；所述电平切换电路包括第三电阻、第四电阻、第三电子开关管、第四电子开关管和第五电子开关管；所述第三电阻的第一端和所述第三电子开关管的控制端共接构成所述电平切换电路的输入端，所述第三电阻的第二端、所述第三电子开关管的第一端和所述第四电子开关管的第一端共接接地，所述第三电子开关管的第二端、所述第四电子开关管的控制端、所述第四电阻的第一端和所述第五电子开关管的控制端连接，所述第四电阻的第一端和所述第五电子开关管的第一端共接并与正电源端连接，所述第四电子开关管的第二端构成所述电平切换电路的第一输出端，所述第五电子开关管的第二端构成所述电平切换电路的第二输出端。
12.可选地，所述电平转换电路还包括：第一降压电路，所述第一降压电路的输入端用于输入所述关机信号，所述第一降压电路的输出端与所述电平切换电路的输入端连接；第二降压电路，所述第二降压电路的输入端与所述电平切换电路的第一输出端连接，所述第二降压电路的输出端与所述第一开关电路的控制端连接；第三降压电路，所述第三降压电路的输入端与所述电平切换电路的第二输出端连接，所述第二降压电路的输出端与所述第二开关电路的控制端连接。
13.可选地，所述第一降压电路包括第五电阻，所述第五电阻的第一端和第二端分别构成所述第一降压电路的输入端和输出端；所述第二降压电路包括第六电阻，所述第六电阻的第一端和第二端分别构成所述第二降压电路的输入端和输出端；所述第三降压电路包括第七电阻，所述第七电阻的第一端和第二端分别构成所述第三降压电路的输入端和输出端。
14.本技术实施例的第二方面提出了一种显示面板，包括goa驱动电路、阵列排布的像素单元和如上所述的电平转换电路；
所述电平转换电路集成设置于所述显示面板上，所述goa驱动电路通过多行扫描线分别与各行所述像素单元分别连接，所述电平转换电路的信号输出端与所述goa驱动电路的栅关闭信号端连接。
15.可选地，所述goa驱动电路包括多个级联的goa单元，所述电平转换电路的信号输出端分别与多个所述goa单元的信号输入端共接。
16.本技术实施例的第三方面提出了一种显示装置，包括电源管理集成电路、时序控制电路、驱动电路和如上所述的显示面板，所述电源管理集成电路通过所述驱动电路和所述显示面板连接，所述驱动电路设置于所述显示面板上并通过多列数据线与多列所述像素单元连接，所述驱动电路还与所述时序控制电路连接。
17.本技术实施例与现有技术相比存在的有益效果是：上述的电平转换电路集成设置于显示面板上并与设置于显示面板上的goa驱动电路连接，电平转换电路包括第一开关电路、第二开关电路和电平切换电路，显示面板正常工作时，电平切换电路触发控制第二开关电路导通，输出栅关闭信号至goa驱动电路，goa驱动电路正常输出行扫描信号驱动各行像素单元逐行开启和关闭，显示面板关机时，电平切换电路触发控制第一开关电路导通，并通过goa驱动电路输出栅开启信号至显示面板，从而驱动各行像素单元开启并进行电荷泄放，解决显示面板关机残影问题，同时，简化了显示面板的结构。
附图说明
18.图1为本技术实施例提供的显示装置的结构示意图；图2为图1所示的显示装置的中像素阵列的结构示意图；图3为图2所示的像素阵列的中像素单元的结构示意图；图4为图1所示的显示装置的中goa驱动电路的结构示意图；图5为图4所示的goa驱动电路的中go单元的电路示意图；图6为图1所示的显示装置的中电平转换电路的第一种电路示意图；图7为图6所示的电平转换电路的信号波形示意图；图8为图1所示的显示装置的中电平转换电路的第二种电路示意图。
具体实施方式
19.为了使本技术所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。
20.需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
21.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
22.本技术实施例的第一方面提出了一种电平转换电路10，电平转换电路10接收关机
信号xon，并输出栅开启信号vgh至goa驱动电路20，从而在显示面板100关机时通过goa驱动电路20开启各行像素单元31，对像素单元31内的像素电容cls和存储电容cst进行电荷泄放，解决关机残影问题。
23.其中，如图1所示，电平转换电路10集成设置于显示面板100上，显示面板100还包括goa驱动电路20和阵列排布的像素单元31，像素单元31组成像素阵列30并位于显示区，如图2所示，显示面板100还包括平行且间隔设置的多列数据线和平行且间隔设置的多行扫描线，例如第一行第一列的红色的像素单元31与第一数据线s1和第一扫描线g1连接，像素单元31分别与相邻的数据线和扫描线连接，goa驱动电路20通过多行扫描线分别与各行像素单元31分别连接，驱动电路300通过多条数据线与各列数据线连接，其中，显示面板100由彩膜基板、阵列基板和设置于彩膜基板和阵列基板之间的液晶层组成，goa驱动电路20、电平转换电路10、数据线s1~sn、扫描线g1~gn、第一公共电极线和像素单元31设置于阵列基板上，第二公共电极线设置于彩膜基板上，其中，如图3所示，像素单元31包括薄膜晶体管t和像素电极，像素电极与第一公共电极线形成存储电容cst，像素电极与第二公共电极线形成像素电容cls。
24.驱动电路300还通过控制信号线与goa驱动电路20连接，用于传递goa控制信号至goa驱动电路20，goa驱动电路20根据接收到的goa控制信号逐行输出栅开启信号vgh，其余各行输出栅关闭信号vgl，从而驱动各行像素单元31开启和关闭，并在每一行像素单元31开启时，像素单元31接收数据线传递的数据信号，并在数据信号的驱动下显示对应图像信息。
25.goa控制信号包括时钟信号和栅关闭信号vgl，goa驱动电路20的栅关闭信号端vss与驱动电路300的信号端连接，并接收栅关闭信号vgl，如图4所示，goa驱动电路20包括多个级联的goa单元21，电平转换电路10的信号输出端分别与多个goa单元21的信号输入端共接，即与各goa单元21的栅关闭信号端vss连接，goa单元21逐个输出栅开启信号vgh和栅关闭信号vgl至各行扫描线，在正常显示工作时，逐行开启和关闭各行像素单元31。
26.其中，goa单元21可采用对应4t1c、7t1c等结构，例如图5所示，goa单元21采用4t1c结构，4t1c的goa单元21工作时序分析如下。
27.第一步：当上一级goa单元21的输出信号来临之前，clk信号线虽然有高电位输入到m3的源极，但是pu点处于低电位，m3处于关断状态，此时 output没有输出高电位。
28.第二步：上一级goa单元21output n
ꢀ‑
1为该级goa单元21提供输入信号，m1开启，pu点电位提升到v1，m3也处于开启状态，但是由于此时连接m3源极的clk信号仍然为低电位，故goa单元21的output n依然没有输出高电位。
29.第三步：clk信号在此时刻输出高电位，在m3的栅极和源极寄生电容c gd的电容耦合作用下，pu点的电位也同步被拉高，即pu点电位由v1提升到 v2 ，此时m3的导通能力也大增，输出电流，使output输出高电位，连接的该行像素单元31的薄膜晶体管t开启。
30.第四步：因为当前goa单元21的output是下一级goa单元21的输入信号，在output输出期间，下一级也在预充电。随着clk信号电位由高电位变为低电位，下一级的高电位信号output n +1输入到当前级作为复位信号，使pd点为高电位，则m2与m4开启，使电容cgd两端与栅关闭信号端相连通进行放电，outputn也连接到低电位的栅关闭信号端vss，连接的该行像素单元31的薄膜晶体管t关闭。
31.其中，由于像素电容cls和存储电容cst在显示过程中存储电荷，在关机时，像素电
容cls和存储电容cst依然存储电荷，导致显示面板100出现关机残影，因此，在简化显示面板100的前提下，设置了电平转换电路10，电平转换电路10的信号输出端与goa驱动电路20的栅关闭信号端vss连接，并在关机时输出栅开启信号vgh至goa驱动电路20的各goa单元21的栅关闭信号端vss，并通过各goa单元21输出栅开启信号vgh至各行像素单元31，以对像素单元31中的像素电容cls和存储电容cst的残余电荷进行泄放，解决关机残影问题。
32.具体地，如图1所示，电平转换电路10包括：第一开关电路11，第一开关电路11的输入端用于输入栅开启信号vgh，第一开关电路11，受第一电平信号触发导通，并输出栅开启信号vgh至goa驱动电路20以及通过goa驱动电路20输出至像素单元31，以控制像素单元31开启；第二开关电路12，第二开关电路12的输入端用于输入栅关闭信号vgl，第二开关电路12的输出端与第一开关电路11的输出端连接构成电平转换电路10的信号输出端，第二开关电路12，受第二电平信号触发导通，第二电平信号和第一电平信号为极性相反的电平信号；电平切换电路13，电平切换电路13的输入端用于接收关机信号xon，电平切换电路13的输出端分别与第一开关电路11和第二开关电路12连接，电平切换电路13，在未接收到关机信号xon时切换输出第二电平信号，以及在接收到关机信号xon时切换输出第一电平信号。
33.显示面板100正常工作时，驱动电路300输出数据信号至数据线，goa驱动电路20输出行扫描信号至扫描线，显示面板100接收到对应的数据信号和行扫描信号显示图像信息，同时，电平切换电路13未接收到关机信号xon，电平切换电路13触发输出第二电平信号，第二电平信号触发第二开关电路12导通，栅关闭信号vgl输出至goa驱动电路20的各goa单元21的栅关闭信号端vss，栅开启信号vgh为高电平信号，栅关闭信号vgl为低电位信号，goa驱动电路20接收到低电位的栅关闭信号vgl后，正常驱动显示面板100工作。
34.同时，当显示面板100关机时，电平切换电路13接收到前端模块输出的关机信号xon，并触发输出第一电平信号至第一开关电路11，第一开关电路11触发导通，并将高电位的栅开启信号vgh输出至goa驱动电路20的各goa单元21，goa单元21将栅开启信号vgh同步输出至各行像素单元31，像素单元31开启，并对自身内部的像素电容cls和存储电容cst进行电荷泄放，泄放显示面板100内的残余电荷，消除关机残影。
35.上述的电平转换电路10集成设置于显示面板100上并与设置于显示面板100上的goa驱动电路20连接，简化了显示面板100的结构，电平转换电路10可通过对应制程方式设置于阵列基板上，可选地，电平转换电路10采用印制的方式印制于阵列基板上，减少了显示面板100的设计制程，同时降低了生产成本。
36.同时，栅开启信号vgh、栅关闭信号vgl、关机信号xon可由驱动电路300生成，或者由前端的时序控制电路200生成，还可以由电源管理集成电路400生成，其中，电源管理集成电路400用于提供时序控制电路200、驱动电路300和goa驱动电路20所需的工作电源和/或控制信号，时序控制电路200用于提供goa驱动电路20和驱动电路300所需的时序控制信号。
37.为了提高泄放及时性和提高开口率，可选地，电源管理集成电路400通过驱动电路300连接电平转换电路10并输出栅开启信号vgh、栅关闭信号vgl和关机信号xon，驱动电路300还与时序控制电路200的信号端连接。
38.其中，显示面板100开关机时，电源管理集成电路400为最先反应的模块，为此，通过电源管理集成电路400对应输出关机信号xon泄放的时效性高，同时，当采用goa驱动架构时，驱动电路300由多个覆晶薄膜组成，覆晶薄膜绑定于显示面板100上并通过信号线连接像素单元31和goa驱动电路20，覆晶薄膜内部设置有驱动芯片和多个传输通道，驱动芯片与时序控制电路200和电源管理集成电路400连接，驱动芯片通过多个传输通道传输对应信号至像素单元31和goa驱动电路20，为了提高开口率，减少显示面板100上的额外布线，电源管理集成电路400通过驱动电路300间接输出栅开启信号vgh、栅关闭信号vgl和关机信号xon至电平转换电路10，提高显示面板100的开口率。
39.第一开关电路11、第二开关电路12和电平切换电路13可采用对应开关管、信号转换电路等结构，可选地，如6所示，第一开关电路11包括第一电子开关管q1和第一电阻r1；第一电子开关管q1的第一端和第一电阻r1的第一端共接构成第一开关电路11的输入端，第一电子开关管q1的控制端和第一电阻r1的第二端共接构成第一开关电路11的控制端，第一电子开关管q1的第二端构成第一开关电路11的输出端。
40.第二开关电路12包括第二电子开关管q2和第二电阻r2；第二电子开关管q2的第一端和第二电阻r2的第一端共接构成第二开关电路12的输入端，第二电子开关管q2的控制端和第二电阻r2的第二端共接构成第二开关电路12的控制端，第二电子开关管q2的第二端构成第二开关电路12的输出端。
41.电平切换电路13的输出端包括第一输出端和第二输出端，电平切换电路13的第一输出端与第一开关电路11的控制端连接，电平切换电路13的第二输出端与第二开关电路12的控制端连接；电平切换电路13包括第三电阻r3、第四电阻r4、第三电子开关管q3、第四电子开关管q4和第五电子开关管q5；第三电阻r3的第一端和第三电子开关管q3的控制端共接构成电平切换电路13的输入端，第三电阻r3的第二端、第三电子开关管q3的第一端和第四电子开关管q4的第一端共接接地，第三电子开关管q3的第二端、第四电子开关管q4的控制端、第四电阻r4的第一端和第五电子开关管q5的控制端连接，第四电阻r4的第一端和第五电子开关管q5的第一端共接并与正电源端连接，第四电子开关管q4的第二端构成电平切换电路13的第一输出端，第五电子开关管q5的第二端构成电平切换电路13的第二输出端。
42.本实施例中，正电源端输入的正电压vdd可由电源管理集成电路400提供或者由其他模块提供，如图7所示，显示面板100正常工作时，关机信号xon为高电位，第三电子开关管q3导通，a点即第四电子开关管q4和第五电子开关管q5的控制端为低电位，第五电子开关管q5受控导通，第二开关电路12接收到高电平，第二电子开关管q2受控导通，并输出栅关闭信号vgl至goa驱动电路20的栅关闭信号端vss，第四电子开关管q4关断，第一电子开关管q1同步关断，goa驱动电路20正常驱动显示面板100逐行开启和关闭。
43.当显示面板100关机时，关机信号xon为低电位，第三电子开关管q3关闭，a点为高电位，第四电子开关管q4触发导通，第五电子开关管q5触发关断，第一电子开关管q1触发导通，并输出栅开启信号vgh至goa驱动电路20的栅关闭信号端vss，并通过goa驱动电路20输出至像素单元31，从而驱动各行像素单元31的薄膜晶体管t开启并对像素电容cls和存储电容cst进行电荷泄放，消除显示面板100关机残影，同时，简化了显示面板100的结构。
44.第三电子开关管q3对应关机信号xon的通断方式可采用对应开关结构，例如npn三极管、nmos管，可选地，第三电子开关管q3为nmos管，对应地，第四电子开关管q4为nmos管，第五电子开关管q5为pmos管，第一电子开关管q1为pmos管，第二电子开关管q2为nmos管，第一电平信号为低电平，第二电平信号为高电平。
45.本实施例中，通过采用多个电子开关管和多个电阻的简单结构，可直接通过印刷形成于阵列基板上，简化了设计制程。
46.为了保证各电子开关管输入正常工作电压范围的工作电压，避免过压导致电子开关管损坏，如图8所示，可选地，电平转换电路10还包括：第一降压电路14，第一降压电路14的输入端用于输入关机信号xon，第一降压电路14的输出端与电平切换电路13的输入端连接；第二降压电路15，第二降压电路15的输入端与电平切换电路13的第一输出端连接，第二降压电路15的输出端与第一开关电路11的控制端连接；第三降压电路16，第三降压电路16的输入端与电平切换电路13的第二输出端连接，第二降压电路15的输出端与第二开关电路12的控制端连接。
47.其中，第一降压电路14用于对输入的关机信号xon的高低电位进行降压处理，避免第三电子开关管q3过压损坏，第二降压电路15用于对电平切换电路13与第一开关电路11之间的电压进行降压处理，避免第一电子开关管q1过压损坏，同时，第三降压电路16用于对电平切换电路13与第二开关电路12之间的电压进行降压处理，避免第二电子开关管q2过压损坏。
48.其中，各降压电路可采用buck电路、稳压电路、分压电阻等结构，如图8所示，可选地，第一降压电路14包括第五电阻r5，第五电阻r5的第一端和第二端分别构成第一降压电路14的输入端和输出端；第二降压电路15包括第六电阻r6，第六电阻r6的第一端和第二端分别构成第二降压电路15的输入端和输出端；第三降压电路16包括第七电阻r7，第七电阻r7的第一端和第二端分别构成第三降压电路16的输入端和输出端。
49.本实施例中，通过第五电阻r5、第六电阻r6和第七电阻r7进行降压限流，实现对各自对应连接的电子开关管进行过压和过流保护，提高了电平转换电路10的可靠性，并且，采用简单的电阻结构，降低了设计成本，同时，方便电平转换电路10的印刷制程。
50.本技术实施例与现有技术相比存在的有益效果是：上述的电平转换电路10集成设置于显示面板100上并与设置于显示面板100上的goa驱动电路20连接，电平转换电路10包括第一开关电路11、第二开关电路12和电平切换电路13，显示面板100正常工作时，电平切换电路13触发控制第二开关电路12导通，输出栅关闭信号vgl至goa驱动电路20，goa驱动电路20正常输出行扫描信号驱动各行像素单元31逐行开启和关闭，显示面板100关机时，电平切换电路13触发控制第一开关电路11导通，并通过goa驱动电路20输出栅开启信号vgh至显示面板100，从而驱动各行像素单元31开启并进行电荷泄放，解决显示面板100关机残影问题，同时，简化了显示面板100的结构。
51.本技术还提出一种显示面板100，该显示面板100包括goa驱动电路20、阵列排布的像素单元31和电平转换电路10，该电平转换电路10的具体结构参照上述实施例，由于本显
示面板100采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。其中，电平转换电路10集成设置于显示面板100上，goa驱动电路20通过多行扫描线分别与各行像素单元31分别连接，电平转换电路10的信号输出端与goa驱动电路20的栅关闭信号端vss连接。
52.本实施例中，如图1所示，电平转换电路10集成设置于显示面板100上，显示面板100还包括goa驱动电路20和阵列排布的像素单元31，像素单元31组成像素阵列30并位于显示区，如图2所示，显示面板100还包括平行且间隔设置的多列数据线和平行且间隔设置的多行扫描线，像素单元31分别与相邻的数据线和扫描线连接，goa驱动电路20通过多行扫描线分别与各行像素单元31分别连接，驱动电路300通过多条数据线与各列数据线连接，其中，显示面板100由彩膜基板、阵列基板和设置于彩膜基板和阵列基板之间的液晶层组成，goa驱动电路20、电平转换电路10、数据线s1~sn、扫描线g1~gn、第一公共电极线和像素单元31设置于阵列基板上，第二公共电极线设置于彩膜基板上，其中，如图3所示，像素单元31包括薄膜晶体管t和像素电极，像素电极与第一公共电极线形成存储电容cst，像素电极与第二公共电极线形成像素电容cls。
53.驱动电路300还通过控制信号线与goa驱动电路20连接，用于传递goa控制信号至goa驱动电路20，goa驱动电路20根据接收到的goa控制信号逐行输出栅开启信号vgh，其余各行输出栅关闭信号vgl，从而驱动各行像素单元31开启和关闭，并在每一行像素单元31开启时，像素单元31接收数据线传递的数据信号，并在数据信号的驱动下显示对应图像信息。
54.goa控制信号包括时钟信号和栅关闭信号vgl，goa驱动电路20的栅关闭信号端vss与驱动电路300的信号端连接，并接收栅关闭信号vgl，如图4所示，可选地，goa驱动电路20包括多个级联的goa单元21，电平转换电路10的信号输出端分别与多个goa单元21的信号输入端共接，即与各goa单元21的栅关闭信号端vss连接，goa单元21逐个输出栅开启信号vgh和栅关闭信号vgl至各行扫描线，在正常显示工作时，逐行开启和关闭各行像素单元31。
55.其中，goa单元21可采用对应4t1c、7t1c等结构，例如图5所示，goa单元21采用4t1c结构，4t1c的goa单元21工作时序分析如下。
56.第一步：当上一级goa单元21的输出信号来临之前，clk信号线虽然有高电位输入到 m3的源极，但是 pu点处于低电位，m3处于关断状态，此时 output没有输出高电位。
57.第二步：上一级goa单元21output n
ꢀ‑
1为该级goa单元21提供输入信号，m1开启，pu点电位提升到v1，m3也处于开启状态，但是由于此时连接m3源极的clk信号仍然为低电位，故goa单元21的output n 依然没有输出高电位。
58.第三步：clk信号在此时刻输出高电位，在m3的栅极和源极寄生电容c gd的电容耦合作用下，pu点的电位也同步被拉高，即pu点电位由v1 提升到 v2，此时m3的导通能力也大增，输出电流，使output输出高电位，连接的该行像素单元31的薄膜晶体管t开启。
59.第四步：因为当前goa单元21的output是下一级goa单元21的输入信号，在output输出期间，下一级也在预充电。随着clk信号电位由高电位变为低电位，下一级的高电位信号output n +1输入到当前级作为复位信号，使pd点为高电位，则m2与m4开启，使电容cgd两端与栅关闭信号端相连通进行放电，output n 也连接到低电位的栅关闭信号端vss，连接的该行像素单元31的薄膜晶体管t关闭。
60.其中，由于像素电容cls和存储电容cst在显示过程中存储电荷，在关机时，像素电
容cls和存储电容cst依然存储电荷，导致显示面板100出现关机残影，因此，在简化显示面板100的前提下，设置了电平转换电路10，电平转换电路10的信号输出端与goa驱动电路20的栅关闭信号端vss连接，并在关机时输出栅开启信号vgh至goa驱动电路20的各goa单元21的栅关闭信号端vss，并通过各goa单元21输出栅开启信号vgh至各行像素单元31，以对像素单元31中的像素电容cls和存储电容cst的残余电荷进行泄放，解决关机残影问题。
61.本技术还提出一种显示装置，如图1所示，该显示装置包括电源管理集成电路400、时序控制电路200、驱动电路300和显示面板100，该显示面板100的具体结构参照上述实施例，由于本显示装置采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。其中，所述电源管理集成电路400通过所述驱动电路300和所述显示面板100连接，所述驱动电路300设置于所述显示面板100上并通过多列数据线与多列所述像素单元31连接，所述驱动电路300还与所述时序控制电路200连接。
62.本实施例中，显示面板100正常工作时，驱动电路300输出数据信号至数据线，goa驱动电路20输出行扫描信号至扫描线，显示面板100接收到对应的数据信号和行扫描信号显示图像信息，同时，电平切换电路13未接收到关机信号xon，电平切换电路13触发输出第二电平信号，第二电平信号触发第二开关电路12导通，栅关闭信号vgl输出至goa驱动电路20的各goa单元21的栅关闭信号端vss，栅开启信号vgh为高电平信号，栅关闭信号vgl为低电位信号，goa驱动电路20接收到低电位的栅关闭信号vgl后，正常驱动显示面板100工作。
63.同时，当显示面板100关机时，电平切换电路13接收到前端模块输出的关机信号xon，并触发输出第一电平信号至第一开关电路11，第一开关电路11触发导通，并将高电位的栅开启信号vgh输出至goa驱动电路20的各goa单元21，goa单元21将栅开启信号vgh同步输出至各行像素单元31，像素单元31开启，并对自身内部的像素电容cls和存储电容cst进行电荷泄放，泄放显示面板100内的残余电荷，消除关机残影。
64.上述的电平转换电路10集成设置于显示面板100上并与设置于显示面板100上的goa驱动电路20连接，简化了显示面板100的结构，电平转换电路10可通过对应制程方式设置于阵列基板上，可选地，电平转换电路10采用印制的方式印制于阵列基板上，减少了显示面板100的设计制程，同时降低了生产成本。
65.同时，栅开启信号vgh、栅关闭信号vgl、关机信号xon可由驱动电路300生成，或者由前端的时序控制电路200生成，还可以由电源管理集成电路400生成，其中，电源管理集成电路400用于提供时序控制电路200、驱动电路300和goa驱动电路20所需的工作电源和/或控制信号，时序控制电路200用于提供goa驱动电路20和驱动电路300所需的时序控制信号。
66.为了提高泄放及时性和提高开口率，可选地，电源管理集成电路400通过驱动电路300连接电平转换电路10并输出栅开启信号vgh、栅关闭信号vgl和关机信号xon，驱动电路300还与时序控制电路200的信号端连接。
67.其中，显示面板100开关机时，电源管理集成电路400为最先反应的模块，为此，通过电源管理集成电路400对应输出关机信号xon泄放的时效性高，同时，当采用goa驱动架构时，驱动电路300由多个覆晶薄膜组成，覆晶薄膜绑定于显示面板100上并通过信号线连接像素单元31和goa驱动电路20，覆晶薄膜内部设置有驱动芯片和多个传输通道，驱动芯片与时序控制电路200和电源管理集成电路400连接，驱动芯片通过多个传输通道传输对应信号
至像素单元31和goa驱动电路20，为了提高开口率，减少显示面板100上的额外布线，电源管理集成电路400通过驱动电路300间接输出栅开启信号vgh、栅关闭信号vgl和关机信号xon至电平转换电路10，提高显示面板100的开口率。
68.以上所述实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例技术方案的精神和范围，均应包含在本技术的保护范围之内。