[0049]需要说明的是，本实施例中的发光器件OLED可以是现有技术中包括LED (LightEmitting D1de，发光二极管)或0LED(0rganic Light Emitting D1de，有机发光二极管)在内的电流驱动的发光器件，在本实施例中是以OLED为例进行的说明。
[0050]本发明的技术方案通过在驱动晶体管DTFT驱动发光器件进行像素显示时，将数据电压与驱动晶体管DTFT的阈值电压之和写入至驱动晶体管DTFT的控制极，从而使得驱动晶体管DTFT所产生的驱动电流与驱动晶体管DTFT的阈值电压无关，进而消除了驱动晶体管DTFT的阈值电压对发光器件OLED的驱动电流的影响，有效提升显示装置中发光器件OLED的亮度均匀性。
[0051]本发明实施例一还提供了一种像素驱动方法，该像素驱动方法基于像素驱动电路，该像素驱动电路采用上述图2所示的像素驱动电路，该像素驱动方法包括:
[0052]步骤S:阈值补偿单元将控制电压输出至驱动晶体管的控制极，控制电压等于驱动晶体管的阈值电压与数据线中的数据电压之和，驱动晶体管在控制电压的控制下驱动发光器件进行像素显示。
[0053]本发明实施例一提供了一种像素驱动电路和像素驱动方法，通过在驱动晶体管驱动发光器件进行像素显示时，将数据电压与驱动晶体管的阈值电压之和写入至驱动晶体管的控制极，以使得驱动晶体管所产生的驱动电流与驱动晶体管的阈值电压无关，从而可避免流过发光器件的驱动电流受到阈值电压不均匀和漂移的影响，进而有效的提高了流过发光器件的驱动电流的均匀性。
[0054]实施例二
[0055]图3为本发明实施例二提供的像素驱动电路的结构示意图，如图3所示，该像素驱动电路基于图2所示的像素驱动电路，具体地，阈值补偿单元包括:存储电容C、复位模块1、充电模块2和发光控制模块3，其中，复位模块I与存储电容C的第二端连接，充电模块2与数据线DATA、驱动晶体管DTFT的第一极、驱动晶体管DTFT的第二极和存储电容C的第二端连接，发光控制模块3与第一电源端、驱动晶体管DTFT的第一极、驱动晶体管DTFT的第二极和发光器件OLED的第一端连接，存储电容C的第一端接地或与第三电源端连接，存储电容C的第二端与驱动晶体管DTFT的控制极连接；复位模块I用于对存储电容C的第二端进行复位；充电模块2用于在存储电容C的第二端完成复位之后，将存储电容C的第二端的电压充电至控制电压；发光控制模块3用于在驱动晶体管DTFT驱动发光器件OLED进行像素显示时，将第一电源端与驱动晶体管DTFT的第一极导通，以及将驱动管的第二极与发光器件OLED的第一端导通。
[0056]需要说明的是，第三电源端用于提供稳定电压。在本实施例中将存储电容C的第一端与第三电源端连接的目的是维持存储电容C第一端的电压处于一个固定值。在实际操作过程中，为减小整个电路的功耗，优选地，存储电容C的第一端接地(参见图3)。对于存储电容C的第一端与第三电源端连接的情况，本实施例未给出相应附图。
[0057]进一步可选地，复位模块I包括:第一开关管Tl，第一开关管Tl的控制极与第一信号控制线Scanl连接，第一开关管Tl的第一极与第四电源端连接，第一开关管Tl的第二极与存储电容C的第二端连接。
[0058]需要说明的是，在图3中的第四电源端与第一电源端为同一电源端，从而可有效的较少电源端的设置，进而可降低电路复杂度。
[0059]可选地，充电模块2包括:第二开关管T2和第三开关管T3，第二开关管T2的控制极与第二信号控制线Scan2连接，第二开关管T2的第一极与数据线DATA连接，第二开关管T2的第二极与驱动晶体管DTFT的第二极连接；第三开关管T3的控制极与第二信号控制线Scan2连接，第三开关管T3的第一极与驱动晶体管DTFT的第一极连接，第三开关管T3的第二极与存储电容C的第二端连接。
[0060]可选地，发光控制单元包括:第四开关管T4和第五开关管T5，第四开关管T4的控制极与第三信号控制线Scan3连接，第四开关管T4的第一极与第一电源端连接，第四开关管T4的第二极与驱动晶体管DTFT的第一极连接；第五开关管T5的控制极与第三信号控制线Scan3连接，第五开关管T5的第一极与驱动晶体管DTFT的第二极连接，第五开关管T5的第二极与发光器件OLED的第一端连接。
[0061]需要说明的是，在本实施例中的驱动晶体管DTFTDTFT、第一开关管Tl、第二开关管T2、第三开关管T3、第四开关管T4和第五开关管T5分别独立选自多晶硅薄膜晶体管、非晶硅薄膜晶体管、氧化物薄膜晶体管以及有机薄膜晶体管中的一种。
[0062]在本实施例中涉及到的“控制极”具体是指晶体管的栅极，“第一极”具体是指晶体管的源极，相应的“第二极”具体是指晶体管的漏极。当然，本领域的技术人员应该知晓的是，该“第一极”与“第二极”可进行互换。
[0063]本实施例中，优选地，像素驱动电路中的所有开关管均为N型薄膜晶体管，此时可采用的相同的制备工艺以同时制备出上述开关管，进而缩短像素驱动电路的生产周期。需要说明的是，素驱动电路中的所有开关管均为N型薄膜晶体管仅为本实施例的一种优选方案，这并不会对本申请的技术方案产生限制。
[0064]下面将结合附图，对本实施例提供的像素驱动电路的工作过程进行详细描述。下述描述中以驱动晶体管DTFT、第一开关管Tl、第二开关管T2、第三开关管T3、第四开关管T4和第五开关管T5均为N型薄膜晶体管为例进行说明。
[0065]图4为图3所示的像素驱动电路的工作时序图，如图4所示，该像素驱动电路的工作过程包括三个阶段:复位阶段tl、充电阶段t2和显示阶段t3。
[0066]复位阶段11，第一信号控制线Scan I输出高电平信号，第二信号控制线Scan2输出低电平信号，第三信号控制线Scan3输出低电平信号。此时，第一开关管Tl导通，第二开关管T2、第三开关管T3、第四开关管T4和第五开关管T5均截止。
[0067]图5为图3所示的像素驱动电路在复位阶段的等效电路图，如图5所示，由于第一开关管Tl导通，则第一电源端提供的工作电压Vdd通过第一开关管Tl写入至存储电容C的第二端，从而对存储电容C的第二端进行复位(也可以看作是对驱动晶体管DTFT的控制极进行复位)，此时节点a的电压为Vdd。
[0068]充电阶段t2，第一信号控制线Scanl输出低电平信号，第二信号控制线Scan2输出高电平信号，第三信号控制线Scan3输出低电平信号。此时，第二开关管T2和第三开关管T3均导通，第一开关管Tl、第四开关管T4和第五开关管T5均截止。
[0069]图6为图3所示的像素驱动电路在充电阶段的等效电路图，如图6所示，由于第二开关管T2导通，则数据线DATA中的数据电压Vdata通过第二开关管T2写入至节点b，节点b的电压变为Vdata。此时，又由于驱动晶体管DTFT的控制极的电压为Vdd(节点a的电压为Vdd)，则驱动晶体管DTFT导通，此时又由于第三开关管T3导通，则数据线DATA通过第二开关管T2、驱动晶体管DTFT和第三开关管T3与存储电容C的第二端建立通路，数据线DATA开始对存储电容C的第二端的进行充电，直至存储电容C的第二端的电压变为Vdata+Vth，其中Vth为驱动晶体管DTFT的阈值电压，此时驱动晶体管DTFT截止。充电结束后，节点a的电压变为Vdata+Vth。
[0070]需要说明的是，虽然驱动晶体管DTFT在充电阶段会导通并产生驱动电流，但是由于第五开关管截止，因此该驱动电流无法流入显示器件，所以显示器件不发光。
[0071]显示阶段t3，第一信号控制线Scanl输出低电平信号，第二信号控制线Scan2输出低电平信号，第三信号控制线Scan3输出高电平信号。此时，第四开关管T4和第五开关管T5均导通，第一开关管Tl、第二开关管T2和第三开关管T3均截止。
[0072]图7为