一种显示装置及其像素电路的制作方法
【技术领域】
[0001] 本申请涉及显示技术领域，具体涉及一种显示装置及其像素电路。
【背景技术】
[0002] 有机发光二极管（OLED，Organic Light-Emitting Diode)显示因具有高亮度、高 发光效率、宽视角、低功耗、低制造成本等优点，近年来被人们广泛研究，并迅速应用到新 一代的显示器件中。OLED显示按像素驱动方式可以分为PMOLED (Passive Matrix 0LED，无 源矩阵0LED)和AMOLED(Active Matrix 0LED，有源矩阵0LED)两种。PMOLED虽然制造成 本低，但其具有交叉串扰、需要的驱动电流大，因而存在使用寿命短、功耗高等缺点，不能满 足大面积、高分辨率的显示要求。相比之下，AMOLED避免了占空比和交叉串扰等问题，所需 要的驱动电流较小、功耗较低，因而寿命更长。AMOLED更容易满足大面积、高分辨率、高灰度 级显示的需要。
[0003] 传统的AMOLED像素电路由两个薄膜晶体管（TFT，Thin Film Transistor)和一个 存储电容构成，如图1所示，该像素电路包括驱动晶体管11、开关晶体管12、存储电容13和 发光器件0LED14,扫描控制信号线15上的信号控制开关晶体管12,采样数据信号线16上 的数据信号，提供给驱动晶体管11的栅极，使得驱动晶体管11产生0LED14所需要的电流， 从而产生所需要的灰度，并将该灰度信息存储在存储电容13中，存储电容13保持采样到的 数据信息直到下一帧。该像素电路中流过0LED14的电流可以表示为：
[0004]
丨.
[0005] 其中，^和Ccix分别为驱动晶体管11的有效场效应迀移率和单位面积的栅电容， W和L分别为TFT器件的有效沟道宽度和沟道长度。Vti为驱动晶体管11的栅极电位，VaED 为OLED 14发光过程中两端的偏压，Vth为驱动晶体管11的阈值电压。这种电路结构虽然 简单，但是当驱动晶体管11的阈值电压V th漂移、OLED 14随着时间而退化造成Vimd增加或 采用多晶硅材料导致面板各处驱动晶体管阈值电压不均匀时，流过0LED14的电流会随着 时间或空间位置的变化而变化，从而导致显示的不均匀问题。
【发明内容】
[0006] 本申请提供一种显示装置及其像素电路，能够补偿驱动晶体管和发光器件的阈值 电压偏移，还能够解决因显示面板各处驱动晶体管阈值电压不同而导致的显示不均匀问 题。
[0007] 根据本申请的第一方面，本申请提供了一种像素电路，包括：
[0008] 所述像素电路的一帧周期依次包括初始化阶段、阈值提取阶段、数据写入阶段和 发光阶段；所述像素电路包括：
[0009] 串联在高电位和低电位之间的第一晶体管和发光器件，第一晶体管用于在发光阶 段导通为发光器件提供驱动电流，发光器件用于发射强度与流过电流相关的光；所述高电 位由第一电压源信号端提供，所述低电位由第二电压源信号端提供；
[0010] 第二晶体管，其连接在数据信号端和第一晶体管的控制极之间，第二晶体管的控 制极连接到第一扫描控制信号端，第一扫描控制信号端用于输入控制该像素电路选通的第 一扫描控制信号，第二晶体管用于在第一扫描控制信号的控制下导通，将数据信号端的数 据电压施加到第一晶体管的控制极，以控制第一晶体管为发光器件提供与数据信号端的数 据电压相关的驱动电流；
[0011] 存储单元，其连接在第一晶体管的控制极和第二电压源信号端之间，或连接在第 一晶体管的控制极和第五电压源信号端之间，第二电压源信号端和第五电压源信号端用于 提供一低电位，用于存储数据信号端的数据电压；存储单元包括第一电容、第二电容和第三 晶体管，第一电容和第二电容串联在第一晶体管的控制极和低电位之间，并在初始化阶段 和阈值提取阶段，为第一晶体管的控制极提供一参考电压；第三晶体管的第一极连接在第 一电容和第二电容的串联节点，第二极连接在第一晶体管和发光器件的串联节点上，并在 初始化阶段，将一初始电压耦合到第三晶体管的第二极，第三晶体管的控制极连接到第二 扫描控制信号端，第二扫描控制信号端用于输入第二扫描控制信号，第二扫描控制信号在 数据写入阶段控制第三晶体管截止。
[0012] 在第一种实施例中，第二晶体管用于在第一扫描控制信号的控制下在初始化阶 段、阈值提取阶段和数据写入阶段导通，所述参考电压由数据信号端提供，并在第一扫描控 制信号的作用下，通过第二晶体管将参考电压耦合到第一晶体管的控制极；所述初始电压 由第一电压源信号端提供，并通过第一晶体管将初始电压耦合到第三晶体管的第二极。
[0013] 在第二种实施例中，所述参考电压由数据信号端提供，第二晶体管用于在初始化 阶段和阈值提取阶段将数据信号端输入的参考电压耦合到第一晶体管的控制极；所述像素 电路还包括第四晶体管，其第一极连接到第一晶体管和发光器件的串联节点上，第二极连 接到第三电压源信号端，控制极连接到第三扫描控制信号端；第三扫描控制信号端用于输 入第三扫描控制信号，第三扫描控制信号在初始化阶段控制第四晶体管导通，以将第三电 压源信号端上的初始电压耦合到第一晶体管和发光器件的串联节点上。
[0014] 在第三种实施例中，所述第一晶体管用于在初始化阶段将第一电压源信号端输入 的初始电压耦合到第一晶体管和发光器件的串联节点上，所述像素电路还包括第五晶体 管，其第一极连接到第四电压源信号端，第二极连接到第一晶体管的控制极，控制极连接到 第四扫描控制信号端；第四扫描控制信号端用于输入第四扫描控制信号；第五晶体管用于 在初始化阶段和阈值提取阶段将第四电压源信号端上的参考电压耦合到第一晶体管的控 制极。
[0015] 在第四种实施例中，所述像素电路还包括：
[0016] 第四晶体管，其第一极连接到第一晶体管和发光器件的串联节点上，第二极连接 到第三电压源信号端，控制极连接到第三扫描控制信号端；第三扫描控制信号端用于输入 第三扫描控制信号；第四晶体管用于在初始化阶段将第三电压源信号端上的初始电压耦合 到第一晶体管和发光器件的串联节点上；
[0017] 第五晶体管，其第一极连接到第四电压源信号端，第二极连接到第一晶体管的控 制极，控制极连接到第四扫描控制信号端；第四扫描控制信号端用于输入第四扫描控制信 号；第五晶体管用于在初始化阶段和阈值提取阶段将第四电压源信号端上的参考电压耦合 到第一晶体管的控制极。
[0018] 在第五种实施例中，所述初始电压和参考电压由数据信号端提供，第二晶体管用 于在初始化阶段将数据信号端输入的初始电压耦合到第一晶体管的控制极，在阈值提取阶 段将数据信号端输入的参考电压耦合到第一晶体管的控制极；所述像素电路还包括第四晶 体管，其第一极连接到第一晶体管和发光器件的串联节点上，第二极连接到第一晶体管的 控制极，控制极连接到第三扫描控制信号端；第三扫描控制信号端用于输入第三扫描控制 信号，第三扫描控制信号在初始化阶段控制第四晶体管导通，以将第一晶体管控制极上的 初始电压耦合到第一晶体管和发光器件的串联节点上。
[0019] 在第六种实施例中，所述初始电压和参考电压由数据信号端提供，第二晶体管用 于在阈值提取阶段将数据信号端输入的参考电压耦合到第一晶体管的控制极；所述像素电 路还包括第四晶体管，其第一极连接到第一晶体管和发光器件的串联节点上，第二极连接 到数据信号端，控制极连接到第三扫描控制信号端；第三扫描控制信号端用于输入第三扫 描控制信号，第三扫描控制信号在初始化阶段控制第四晶体管导通，以将数据信号端的初 始电压耦合到第一晶体管和发光器件的串联节点上；
[0020] 或者，所述初始电压和参考电压由数据信号端提供，第二晶体管用于在阈值提取 阶段将数据信号端输入的参考电压耦合到第一晶体管的控制极；所述像素电路还包括第四 晶体管，其第一极连接到第一电容和第二电容的串联节点上，第二极连接到数据信号端，控 制极连接到第三扫描控制信号端；第三扫描控制信号端用于输入第三扫描控制信号，第三 扫描控制信号在初始化阶段控制第四晶体管导通，以将数据信号端的初始电压耦合到第一 电容和第二电容的串联节点上。
[0021] 进一步，所述初始电压小于所述发光器件的阈值电压，所述参考电压与第一晶体 管的阈值电压的差小于所述发光器件的阈值电压，所述数据电压中的最大值与第一晶体管 的阈值电压的差小于所述发光器件的阈值电压。
[0022] 根据本申请的第二方面，本申请提供了一种显示装置，包括：显示面板，其包括以 M列*N行阵列式排布的上述任意一种像素电路，M和N为正整数；
[0023] 栅极驱动电路，其用于为像素电路提供第一扫描控制信号和第二扫描控制信号； 栅极驱动电路包括N根第一扫描控制信号线、N根第二扫描控制信号线、第η根第一扫描控 制信号线连接到第η行像素电路的第一扫描控制信号端，第η根第二扫描控制信号线连接 到第η行像素电路的第二扫描控制信号端；其中，η为大于等于1小于等于N的整数；所述 第一扫描控制信号线用于为相应行的像素电路提供第一扫描控制信号；所述第二扫描控制 信号线用于为相应行的像素电路提供第二扫描控制信号；所述第一电源线用于为相应行的 像素电路在初始化阶段提供初始电压；
[0024] 数据驱动电路，其用于为M根数据信号线和X根第一电源电压信号线提供电压信 号和第一电源电压控制信号；其中，第m根数据信号线连接到第m列像素电路的数据信号 端，m为大于等于1小于等于M的整数；所述数据信号线用于为相应列的像素电路在初始化 阶段和阈值提取阶段提供参考电压以及为数据写入阶段提供灰度有关的数据电压。其中，X 为大于等于1小于等于N的正整数，X的大小取决于面板上同时进行初始化和阈值提取的像 素电路的多少；如果每次有X行像素电路进行初始化，则X = N/x ;如果X = N，则该面板上 的像素电路是逐行发光的；如果X = 1，则面板上所有的像素电路是同时发光的，如果X为 大于1小于N的正整数，则面板上所有的像素电路被分成了 X组，每组内的像素电路同时完 成初始化，阈值提取和发光过程；所述第一电源电压信号线为像素电路提供第一电压源信 号。
[0025] 所述像素电路中，第二晶体管用于在第一扫描控制信号的控制下在初始阶段、阈 值提取阶段和数据写入阶段导通，所述参考电压由数据信号线提供，并在第一扫描控制信 号的作用下，通过第二晶体管将参考电压耦合到第一晶体管的控制极；所述初始电压由第 一电压源信号端提供，并通过第一晶体管将初始电压耦合到第三晶体管的第二极以及第一 电容和第二电容的串联节点；
[0026] 第二电源线以及可能存在的第五电源线上恒定的电源信号由外部恒压电路统一 提供；
[0027] 在第二种实施例中，所述像素电路还包括：
[0028] 第四晶体管，其第一极连接到第一晶体管和发光器件的串联节点上，第二极连接 到第三电压源信号端，控制极连接到第三扫描控制信号端；第三扫描控制信号端用