栅极驱动电路、显示装置和驱动方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种栅极驱动电路其驱动方法，以及包含该栅极驱动电路的显示装置。
【背景技术】
[0002]近些年来液晶显示器的发展呈现出了高集成度，低成本的发展趋势。其中一项非常重要的技术就是阵列基板行驱动(Gate Driver on Array，GOA)技术的量产化实现。GOA技术是直接将栅极驱动电路形成在阵列基板上，来代替由外部晶片制作的驱动晶片的一种技术。应用GOA技术可简化制作过程、降低产品成本、提高显示面板的集成度、并使得面板更加薄型化。这种利用GOA技术集成在阵列基板上的电路也称为GOA电路。
[0003]移位寄存器电路(S卩，栅极驱动电路)通常包括若干个移位寄存器单元电路(即，栅极驱动单元电路)。如图1所示，在现有技术中的移位寄存器单元电路中，通常将上拉节点PU和下拉节点ro设计为互为反相器，因此在上拉节点RJ进行充电时，在下拉节点ro上一般会有直流通过，从而会造成直流损耗。此外，该移位寄存器单元电路的稳定性较差。如果形成电路的薄膜晶体管(TFT)的特性，特别是阈值电压，变动达到一定程度，移位寄存器单元电路则不能正常工作。例如，如图1所示，如果TFT MlO的阈值电压向负方向发生漂移，则上拉节点PU通过TFT MlO的漏电会增加，因此会出现上拉节点PU不能被正常充电的问题，因而下拉节点ro的电位也不能被上拉节点HJ拉低，从而导致不能正常输出。
【发明内容】
[0004]针对现有技术中的上述技术问题，提出本发明构思。根据本发明构思的栅极驱动电路，可使功耗降低并提高电路的稳定性，此外还可以减小构成栅极驱动电路的薄膜晶体管的尺寸，并使电路简化。
[0005]根据本发明的一个方面，提供了一种栅极驱动单元电路，包括输入单元、输出单元、上拉节点控制单元、下拉节点控制单元和下拉单元。输入单元通过第一节点连接至上拉节点控制单元和下拉节点控制单元，上拉节点控制单元通过上拉节点连接至输出单元，下拉节点控制单元通过下拉节点连接至上拉节点控制单元和下拉单元。所述输入单元连接至第一输入信号端、第一控制端和第一节点，用于在第一控制端输入的信号的控制下，将第一输入信号端的电压传输至第一节点。所述上拉节点控制单元连接至第一节点、上拉节点、下拉节点、第一电压端和第二电压端，用于在第一节点和下拉节点的控制下，将第一电压端或者第二电压端的电压传输至上拉节点。所述输出单元连接至上拉节点、第一控制信号端和输出信号端，用于在上拉节点的控制下，将第一控制信号端的电压传输至输出信号端。所述下拉节点控制单元连接至第一节点、下拉节点、第一电压端、第二电压端、第二控制信号端和输出信号端，用于在第二控制信号端输入的信号、第一节点和输出信号端输出的信号的控制下，将第一电压端或者第二电压端的电压传输至下拉节点。所述下拉单元连接至下拉节点、输出信号端和第二电压端，用于在下拉节点的控制下，将第二电压端的电压传输至输出信号端。
[0006]根据本发明的实施例，当上拉节点控制单元在第一节点的控制下，将第一电压端的电压传输至上拉节点时，第二控制信号端输入的信号使得下拉节点控制单元控制下拉节点的电位与第一电压端的电压无关。
[0007]根据本发明的实施例，第一控制信号端输入的信号为第一控制信号，第二控制信号端输入的信号为第二控制信号。第一控制信号和第二控制信号可以具有相同的周期和占空比，并且相位差为180度，在一个周期中，第一控制信号和第二控制信号的占空比均为25%。
[0008]根据本发明的实施例，所述输入单元还连接至第二输入信号端和第二控制端，并且用于在所述第一控制端输入的信号的控制下，将第一输入信号端的电压传输至所述第一节点，或者用于在所述第二控制端输入的信号的控制下，将第二输入信号端的电压传输至所述第一节点。
[0009]根据本发明的实施例，所述输入单元包括第一晶体管，第一输入信号端输入的信号施加至第一晶体管的漏极，所述第一控制端输入的信号施加至所述第一晶体管的栅极，并且所述第一晶体管的源极连接至所述第一节点。
[0010]根据本发明的实施例，所述输入单元可以包括第一晶体管和第二晶体管，第一输入信号端输入的信号施加至第一晶体管的漏极，第一控制端输入的信号施加至第一晶体管的栅极，第二输入信号端输入的信号施加至第二晶体管的漏极，第二控制端输入的信号施加至第二晶体管的栅极，并且第一晶体管的源极和第二晶体管的源极共同连接至第一节点。
[0011]根据本发明的实施例，所述上拉节点控制单元可以包括第七晶体管和第十晶体管，第一节点连接至第七晶体管的栅极，下拉节点连接至第十晶体管的栅极，第一电压端的电压施加至第七晶体管的漏极，第二电压端的电压施加至第十晶体管的源极，并且第七晶体管的源极和第十晶体管的漏极共同连接至上拉节点。
[0012]根据本发明的实施例，所述下拉节点控制单元可以包括第五晶体管、第六晶体管和第八晶体管，第一节点连接至第六晶体管的栅极，输出信号端输出的信号施加至第八晶体管的栅极，第二控制信号端输入的信号施加至第五晶体管的栅极，第一电压端的电压施加至第五晶体管的漏极，第二电压端的电压施加至第六晶体管的源极和第八晶体管的源极，并且第五晶体管的源极、第六晶体管的漏极和第八晶体管的漏极共同连接至下拉节点。
[0013]根据本发明的实施例，所述下拉节点控制单元还包括第九晶体管，第二控制信号端输入的信号通过第九晶体管施加至第五晶体管的栅极，第二控制信号端输入的信号施加至第九晶体管的源极，第九晶体管的漏极连接至第五晶体管的栅极，第一电压端的电压施加至第九晶体管的栅极。
[0014]根据本发明的实施例，所述输出单元可以包括第三晶体管和第一电容器，上拉节点连接至第三晶体管的栅极和第一电容器的第一极，第一控制信号端输入的信号施加至第三晶体管的漏极，并且第三晶体管的源极和第一电容器的第二极共同连接至输出信号端。
[0015]根据本发明的实施例，所述下拉单元可以包括第十一晶体管和第二电容器，下拉节点连接至第十一晶体管的栅极和第二电容器的第一极，第十一晶体管的漏极连接至输出信号端，并且第二电压端的电压施加至第十一晶体管的源极和第二电容器的第二极。
[0016]根据本发明的实施例，施加至所述第一电压端和第二电压端中的一个的电压为高电位，同时施加至所述第一电压端和第二电压端中的另一个的电压为低电位。
[0017]根据本发明的另一个方面，提供了一种栅极驱动电路，包括多个级联的根据本发明的栅极驱动单元电路。上一级栅极驱动单元电路的输出信号端连接下一级栅极驱动单元电路的第一输入信号端。
[0018]根据本发明的实施例，分别将第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号中的两者施加至各个栅极驱动单元电路的第一控制信号端和第二控制信号端。第一时钟信号至第四时钟信号具有相同的周期和占空比。在一个周期中，第一控制信号至第四控制信号的占空比均为25%。第二时钟信号与第一时钟信号的相位差为90度，第三时钟信号与第二时钟信号的相位差为90度，并且第四时钟信号与第三时钟信号的相位差为90度。第一时钟信号和第三时钟信号为第一控制信号组，第二时钟信号和第四时钟信号为第二控制信号组，第一控制信号组控制奇数级的栅极驱动单元电路，第二控制信号组控制偶数级的栅极驱动单元电路。
[0019]根据本发明的实施例，所述多个栅极驱动单元电路中的每一个的输入单元还连接至第二输入信号端和第二控制端，并且用于在第一控制端输入的信号的控制下，将第一输入信号端的电压传输至第一节点，或者用于在第二控制端输入的信号的控制下，将第二输入信号端的电压传输至第一节点。下一级栅极驱动单元电路的输出信号端连接上一级栅极驱动单元电路的第二输入信号端。
[0020]根据本发明的另一个方面，提供了一种显示装置，包括根据本发明的栅极驱动电路。
[0021]根据本发明的另一个方面，提供了一种对根据本发明的栅极驱动单元电路进行驱动的方法，包括输入阶段、输出阶段、第一复位阶段和第二复位阶段。在输入阶段，施加至第一输入信号端的信号和施加至第一控制端的信号使得上拉节点控制单元在第一节点的控制下，将第一电压端的电压传输至上拉节点，并且使得下拉节点控制单元在第一节点的控制下，将第二电压端的电压传输至下拉节点并且施加至第二控制信号端的信号使得下拉节点控制单元不将第一电压端的电压传输至下拉节点。
[0022]根据本发明的实施例，在输出阶段，施加至第一控制信号端的信号使得下拉节点控制单元在输出信号端输出的信号的控制下，将第二电压端的电压传输至下拉节点。
[0023]根据本发明的实施例，在第一复位阶段，施加至第二控制信号端的信号使得下拉节点控制单元不将第一电压端的电压传输至下拉节点，并且施加至第一输入信号端的信号使得输出信号端被复位。
[0024]根据本发明的实施例，在第二复位阶段，施加至第二控制信号端的信号使得下拉节点控制单元将第一电压端的电压传输至下拉节点，进而使得下拉单元在下拉节点的控制下，将第二电压端的电压传输至输出信号端，以对输出信号端进行复位，并且使得上拉节点控制单元在下拉节点的控制下，将第二电压端的电压传输至上拉节点，以对上拉节点进行复位。
[0025]根据本发明的实施例，在输入阶段，施加至第一输入信号端的信号可处于第一电位，并且施加至第一控制信号端的信号和施加至第二控制信号端的信号可处于第二电位。
[0026]根据本发明的实施例，在输出阶段，施加至第一控制信号端的信号可处于第一电位，并且施加至第一输入信号端的信号和第二控制信号端的信号可处于第二电位。
[0027]根据本发明的实施例，在第一复位阶段，施加至第一输入信号端的信号、施加至第一控制信号端的信号和施加至第二控制信号端的信号均可处于第二电位。
[0028]根据本发明的实施例，在第二复位阶段，施加至第二控制信号端的信号可处于第一电位，并且施加至第一输入信号端的信号和第一控制信号端的信号处于第二电位。
[0029]根据本发明的实施例，所述第一电位和第二电位中的一个可为高电位，另一个可为低电位。
[0030]根据本发明的实施例，输入阶段、输出阶段、第一复位阶段和第二