一种栅极驱动电路及显示装置的制造方法
【技术领域】
[0001]本发明涉及一种驱动电路，特别涉及一种栅极驱动电路及显示装置。
【背景技术】
[0002]液晶显示装置(Liquid Crystal Display，LCD)具备轻薄、节能、无福射等诸多优点，因此已经逐渐取代传统的阴极射线管(CRT)显示器。目前液晶显示器被广泛地应用于高清晰数字电视、台式计算机、个人数字助理(PDA)、笔记本电脑、移动电话、数码相机等电子设备中。
[0003]以薄膜晶体管(Thin Film Transistor, TFT)液晶显示装置为例，其包括:液晶显示面板和驱动电路，其中，液晶显示面板包括多条栅极线与多条数据线，且相邻的两条栅极线与相邻的两条数据线交叉形成一个像素单元，每个像素单元至少包括一个薄膜晶体管。而驱动电路包括:栅极驱动电路(gate drive circuit)和源极驱动电路(source drivecircuit)。随着生产者对液晶显示装置的低成本化追求以及制造工艺的提高，原本设置于液晶显示面板以外的驱动电路集成芯片被设置于液晶显示面板的玻璃基板上成为了可能，例如，将栅极驱动集成电路设置于阵列基板(Gate IC in Array，GIA)上从而简化液晶显示装置的制造过程，并降低生产成本。
[0004]液晶显示面板与驱动电路的基本工作原理为:栅极驱动电路通过与栅极线电性连接的上拉晶体管向栅极线送出栅极驱动信号，依序将每一行的TFT打开，然后由源极驱动电路同时将一整行的像素单元充电到各自所需的电压，以显示不同的灰阶。即首先由第一行的栅极驱动电路通过其上拉晶体管将第一行的薄膜晶体管打开，然后由源极驱动电路对第一行的像素单元进行充电。第一行的像素单元充好电时，栅极驱动电路便将该行薄膜晶体管关闭，然后第二行的栅极驱动电路通过其上拉晶体管将第二行的薄膜晶体管打开，再由源极驱动电路对第二行的像素单元进行充放电。如此依序下去，当充好了最后一行的像素单元，便又重新从第一行开始充电。
[0005]现有的栅极驱动电路一般通过增加GIA电路中电容的数目、大小来保证输出的栅极驱动信号的稳定性，但这样也会影响栅极驱动电路的驱动能力、也不利于窄边框的设计。
[0006]图1为现有技术的栅极驱动单元的电路结构示意图。图2为如图1所示的栅极驱动单元的时序示意图。请同时参考图1及图2，栅极驱动单元包括第一开关元件Ml、第二开关元件M2、第三开关元件M3、第四开关元件M4、第五开关元件M5、第六开关元件M6、第七开关元件M7、第一电容C1、第二电容C2。栅极驱动单元接收第一时序信号CLK1、第二时序信号CLK2、第三时序信号CLK3、第四时序信号CLK4、向上相差二级的栅极驱动信号Gn_2、向下相差二级的栅极驱动信号Gn+2以及参考低电压VGL。在稳定阶段后续的时间内，当第二时钟信号CLK2由低变高时，由于第二开关元件M2的第二控制端与第三通路端之间的寄生电容的自举作用，节点Q会被寄生电容耦合而产生噪声，因此，通过设置第二电容C2，使得第二时钟信号CLK2由低变高时，通过第二电容C2的耦合作用能将节点Qb的电压拉高，从而使得第六开关元件M6导通，以通过导通的第六开关元件M6将本级栅极驱动信号Gn保持在低电平。
[0007]因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。
【发明内容】
[0008]本发明要解决的主要技术问题是提供一种栅极驱动电路，稳定性好、驱动能力高且有利于电路窄边框的设计。
[0009]本发明提供一种栅极驱动电路，其包括多级栅极驱动单元，每级栅极驱动单元用于分别驱动显示面板上的一条对应的栅极线，所述每级栅极驱动单元均包括第一开关元件、第二开关元件、第三开关元件、第四开关元件、第五开关元件、第六开关元件、第七开关元件、第八开关元件、第九开关元件及第十开关元件。所述第一开关元件包括第一通路端、第二通路端和第一控制端，所述第一通路端接收第一时钟信号，所述第一控制端接收第一脉冲信号。所述第二开关元件包括第三通路端、第四通路端和第二控制端，所述第三通路端接收第二时钟信号，所述第二控制端与所述第一开关元件的第二通路端相连，所述第四通路端通过第一电容与所述第二控制端相连，所述第四通路端输出本级栅极驱动信号。所述第三开关元件包括第五通路端、第六通路端和第三控制端，所述第五通路端与所述第一开关元件的第二通路端相连，所述第三控制端接收第二脉冲信号，所述第六通路端接收第三时钟信号。所述第四开关元件包括第七通路端、第八通路端和第四控制端，所述第四控制端与所述第一开关元件的第二通路端相连，所述第八通路端接收参考低电压。所述第五开关元件包括第九通路端、第十通路端及第五控制端，所述第九通路端与所述第一开关元件的第二通路端相连，所述第十通路端接收所述参考低电压，所述第五控制端与所述第四开关元件的第七通路端相连。所述第六开关元件包括第十一通路端、第十二通路端及第六控制端，所述第十一通路端与所述第二开关元件的第四通路端相连，所述第六控制端与所述第四开关元件的第七通路端相连，所述第十二通路端接收所述参考低电压。所述第七开关元件包括第十三通路端，第十四通路端及第七控制端，所述第十三通路端与所述第二开关元件的第四通路端相连，所述第七控制端接收第四时钟信号，所述第十四通路端接收所述参考低电压。所述第八开关元件包括第十五通路端、第十六通路端和第八控制端，所述第十五通路端与所述第四开关元件的第七通路端相连，所述第十六通路端接收所述参考低电压，所述第八控制端接收所述第四时钟信号。所述第九开关元件包括第十七通路端、第十八通路端及第九控制端，所述第十七通路端与所述第九控制端均接收第五时钟信号。所述第十开关元件包括第十九通路端、第二十通路端及第十控制端，所述第十九通路端接收所述第五时钟信号，所述第十控制端与所述第九开关元件的第十八通路端相连，所述第二十通路端与所述第四开关元件的第七通路端相连。
[0010]其中，除第一级栅极驱动单元及第二级栅极驱动单元外，所述第一脉冲信号为向上相差二级的栅极驱动单元输出的上二级栅极驱动信号，除倒数第一级栅极驱动单元及倒数第二级栅极驱动单元外，所述第二脉冲信号为向下相差二级的栅极驱动单元输出的下二级栅极驱动信号。
[0011]进一步地，所述第一电容为所述第二开关元件的第四通路端与第二控制端之间的寄生电容。
[0012]进一步地，所述第二开关元件的第二控制端与第四通路端之间设置有独立存储电容，所述第一电容为所述第二开关元件的第四通路端与第二控制端之间的寄生电容与所述独立存储电容之和。
[0013]进一步地，所述第一时钟信号与所述第二时钟信号、所述第三时钟信号及所述第四时钟信号的周期均相同，所述第五时钟信号的周期为所述第一时钟信号的周期的四分之一，所述第一时钟信号、所述第二时钟信号、所述第三时钟信号、所述第四时钟信号及所述第五时钟信号的占空比均相同。
[0014]进一步地，所述第一时钟信号至所述第四时钟信号依次从低电平转为高电平、且所述第一时钟信号至所述第四时钟信号由低电平转为高电平的间隔时间为四分之一个周期。
[0015]进一步地，所述第一开关元件至所述第十开关元件均为N型晶体管。
[0016]进一步地，所述第一开关元件的第一控制端、所述第二开关元件的第二控制端、所述第三开关元件的第三控制端、所述第四开关元件的第四控制端、所述第五开关元件的第五控制端、所述第六开关元件的第六控制端、所述第七开关元件的第七控制端、所述第八开关元件的第八控制端、所述第九开关元件的第九控制端、所述第十开关元件的第十控制端均为栅极。
[0017]本发明还提供一种使