81]接收器110是用于接收第一图像数据的组件，存贮器140是用于存储第二图像数据的组件。接收器110和存贮器140与图1的示例性实施例的接收器110和存贮器140类似，因此将省略重复解释。
[0082]信号处理器120可包括音频/视频(AV)解码器121、缩放器123和帧率转换器(FRC)125ο
[0083]响应于接收到流信号，AC解码器121可对流信号进行解复用，并从解复用的流信号分离出图像信号、声音信号和/或数据信号。响应于解复用的图像信号是编码后的图像信号，AV解码器121对图像信号执行解码。例如，可通过MPEG-2解码器对MPEG-2标准的编码后的图像信号进行解码，并可通过H.264解码器对数字多媒体广播(DMB)或手持数字视频广播(DVB-Η)的H.264标准的图像信号进行解码。
[0084]此外，AV解码器121也可对解复用的声音信号进行处理。例如，可通过MPEG-2解码器对MPEG-2标准的编码后的声音信号进行解码，并可通过MPEG-4解码器对地面波DMB的MEPG 4比特分片算术编码(BSAC)标准的编码后的声音信号进行解码。此外，可通过AAC解码器对DMB方法或DVB-Η方法的MPEG-2高级音频编解码(AAC)标准的编码后的声音信号进行解码。
[0085]此外，AV解码器121可对解复用的数据信号执行数据处理。AV解码器121可对编码后的数据进行解码。编码后的数据可包括电子节目指南(EPG)，其中，EPG包括关于在每个频道上广播的节目的信息。在ATSC方法的情况下，EPG可包括ATSC节目和系统信息协议(PSIP)信息，并且在DVB方法的情况下，EPG可包括DVB服务信息(SI)信息。
[0086]缩放器123调整图像帧的画面比例，使得图像帧适合于显示面板。此外，响应于操作系统被启动，缩放器123接通每个有线接口模块，并设置图像显示设备100-2的时间信息。
[0087]FRC 125根据显示器的显示模式来对第一图像数据的图像帧的帧率进行转换。例如，在单视点模式的情况下，FRC 125可将第一图像数据的图像帧的帧率调整为60Hz。然而，在多视点模式的情况下，FRC 125可将第一图像数据的图像帧的帧率改变为120Hz。
[0088]此外，尽管在附图中没有示出，但是信号处理器120还可包括视频增强器并可将由视频增强器处理的图像存储在帧缓冲器中，其中，所述视频增强器被配置为消除图像的图像劣化和/或噪声。此外，信号处理器120可调整以下项中的至少一个:亮度、对比度、分辨率、锐度、黑白色、字幕的位置和尺寸、主机音量、均衡器、诸如每个频带的均衡和放大级别的信息、以及SRS真环绕声(TruSurround)HDo
[0089]输出器130可包括数据驱动器133、栅极驱动器135、时序控制器TC0N 131和显示面板137。输出器130还可在需要时包括背光。
[0090]时序控制器131接收时钟信号(DCLK)、水平同步信号(Hsync)或垂直同步信号(Vsync)，产生栅极控制信号(或扫描控制信号)或数据控制信号(或数据信号)，并对正输出的R、G、B数据进行重新对齐并将重新对齐的R、G、B数据提供给数据驱动器133。
[0091]针对上述栅极控制信号，时序控制器131可产生栅极移位时钟(GSC)、栅极输出时钟(G0E)、栅极起始脉冲(GSP)等。GSC是确定连接到发射装置(诸如R、G、B有机发光二极管(0LEG))的薄膜晶体管(TFT)被导通/截止的时刻的信号。G0E是用于控制栅极驱动器135的输出的信号，GSP是向屏幕的与一个垂直同步信号相应的第一驱动行进行通知的信号。
[0092]此外，针对数据控制信号，时序控制器131可产生源采样时钟(SSC)、源输出使能(S0E)和源起始脉冲(SSP)。SSC被用作用于锁存数据驱动器133中的数据的采样时钟，并确定数据驱动器集成电路(1C)的驱动频率。S0E是用于将由SSC锁存的数据发送到显示面板137的信号。SSP是用于通知一个水平同步周期期间的数据锁存或采样的开始的信号。
[0093]栅极驱动器1135是用于产生扫描信号的组件，并通过扫描线被连接到显示面板137。栅极驱动器135根据由时序控制器131产生的栅极控制信号将从电压驱动器(未示出)提供的栅极导通/截止电压(Vgh/Vgl)施加到显示面板137。栅极导通电压(Vgh)被从栅极线1(GL1)起到栅极线N(GLn)连续地提供给显示面板137以提供单位帧图像。
[0094]数据驱动器133是用于产生数据信号的组件，并通过数据线被连接到显示面板137。数据驱动器33根据由时序控制器131产生的数据控制信号来完成缩放，并将图像帧的RGB数据输入到显示面板137中。数据驱动器133将从时序控制器131提供的串行的RGB的图像数据转换为并行的数据，将数字数据转换为模拟电压，并将与一条水平线相应的图像数据提供给显示面板137。按照水平线连续执行该处理。
[0095]尽管在附图中没有示出，但输出器130还包括电压驱动器(未示出)，所述电压驱动器产生并发送针对栅极驱动器135、数据驱动器133和显示面板137中的每一个的驱动电压。也就是说，电压驱动器可产生并发送显示面板137所需的电源电压(VDD)或提供地电压(VSS)。此外，电压驱动器可产生栅极接通电压(Vgh)并向栅极驱动器135提供栅极导通电压(Vgh)。为此，电压驱动器可包括单独操作的多个电压驱动器模块(未示出)，
[0096]显示面板137可包括彼此交叉并限定像素域的多条栅极线(GL1?GLn)和多条数据线(DL1?DLn)，并且在交叉的像素域上，可形成诸如0LED的R、G、B发光二极管。此外，在像素域的一个区域上(例如，在像素域的一个角区域上)，形成有作为TFT的开关装置。在TFT的导通操作期间，分级电压从数据驱动器133被提供给每个R、G、B发光二极管。在此，R、G、B发光装置提供与基于分级电压提供的电流量相应的光。也就是说，当提供大量电流时，R、G、B发光二极管提供相应的光量。
[0097]在上述实施例中，描述了输出器130包括0LED，但输出器130可被实现为各种显示技术(诸如，例如液晶显示器(LCD)面板、等离子显示面板(PDP)、真空荧光显示器(VFD)、场发射显示器(FED)和电致发光显示器(ELD))之一。
[0098]如上所述，响应于图像显示设备100-2进入节电模式，控制器150切断被提供给图像显示设备100-2的每个组件的电力，并控制输出器130将存储的第二图像数据输出到屏幕的区域。在此，存贮器140可以是可由信号处理器120的每个组件或输出器130的每个组件独家使用的存储器。例如，存贮器140可包括由FRC 125独家使用的存储器和/或由时序控制器131独家使用的存储器。这将在下面进行解释。
[0099]图3是示出根据另一示例性实施例的图像显示设备100-3的配置的框图。
[0100]参照图3，根据另一示例性实施例的图像显示设备100-3包括接收器110、信号处理器120、输出器130和控制器150。这些组件与以上描述的相应组件类似，因此将省略对相同配置的解释。
[0101]根据示例性实施例，如图3中所示，时序控制器TC0N 131包括存储器141。响应于图像显示设备100-3进入节电模式，控制器140切断对图像显示设备100-3的每个组件的供电，并控制输出器130将存储在存储器140中的第二图像数据输出到屏幕区域。具体地讲，控制器150切断对接收器110、AV解码器121、缩放器123和FRC 125的供电，并控制输出器130的每个组件将存储在存储器141中的第二图像数据输出到屏幕上。
[0102]根据示例性实施例，在节电模式下，不对信号处理器120的每个组件供应不必要的电力，因此可大幅度降低功耗。
[0103]图4是示出根据另一示例性实施例的图像显示设备100-4的配置的框图。
[0104]参照图4，根据另一示例性实施例的图像显示设备100-4包括接收器110、信号处理器120、输出器130和控制器150。这些组件与以上描述的相应组件类似，因此将省略对相同配置的解释。
[0105]根据示例性实施例，如图4中所示，FRC 125包括存储器142。响应于图像显示设备100-4进入节电模式，控制器150切断对图像显示设备100-4的每个组件的供电，并控制输出器130将存储在存储器142中的第二图像数据输出到屏幕的区域。具体地讲，控制器150切断对接收器110、AV解码器121和缩放器123的供电，并控制FRC 125和输出器130的每个组件将存储在存储器142中的第二图像数据显示在屏幕上。
[0106]根据示例性实施例，在节电模式下，不对信号处理器120的每个组件供应不必要的电力，因此可大幅度降低功耗。
[0107]此外，响应于图像显示设备100-4进入节电模式，控制器150切断对信号处理器120的输入端的供电，并可控制输出器130将存储的第二图像数据输出到屏幕的区域。例如，控制器150可在节电模式下切断信号处理器120的FRC 125的仅一些逻辑构造的供电。在这种情况下，控制器150进行控制，使得第二图像数据可被存储在FRC 125的存储器142中，并且输出器130读取并显示存储在FRC 125的存储器142中的第二图像数据。
[0108]此外，在另一示例性实施例中，响应于图像显示设备100-4进入节电模式，控制器150可切断对图像显示设备100-4的除闪存和双数据速率(DDR)存储器以外的所有组件的供电，并且可控制输出器130读取存储在闪存或DDR存储器中的第二图像数据并将所述第二图像数据显示在屏幕的区域上。
[0109]此外，在另一示例性实施例中，响应于图像显示设备(未示出)进入节电模式，控制器150可切断对图像显示设备100-4的除按照信号流的顺序位于图3和图4中示出的时序控制器131之后的至少一个组件以外的所有组件的供电，并且可控制输出器130读取存储在所述至少一个组件的存储器中的第二图像数据并将所述第二图像数据显示在屏幕的区域上。在此，所述