的信号。正如本领域中技术人员所熟知的，这些通信组件中每一个选为可配合任何类型的选为实现接口 150和显示器接口 170的接口技术来工作。
[0044]再者，控制例行程序131可以作为控制器、处理器或包含至少部分地位于硬件中的其他计算组件(例如，处理器组件110、GPU 120等)，所述逻辑用于执行本文描述的功能。
[0045]更确切地转到图3，显示数据获取应用319、显示器接口分区应用320和显示器接口驱动器330作为控制例行程序131的一部分来提供。显示数据获取应用310接收显示数据135。注意，显示数据135可以采取多种形式，例如，静态图像、电影、计算机生成的图像或显示设备要显示的任何图像。但是，将认识到，已知有用于存储和表示显示数据的宽范围的多种技术。再者，显示数据135的具体特性和格式可以取决于实现、计算设备100的体系结构、处理器组件110、GPU 120、显示器接口 170和/或用于实现显示器接口分区应用320的硬件或软件。
[0046]正如将认识到的，显示数据135可以包含与像素数据对应的指示或信息。换言之，显示数据135可以包含为显示与显示数据135对应的图像而对显示设备160的每个像素要显示的特定一种或多种颜色对应的指示。
[0047]显示器接口分区应用320包括要生成像素组133的像素分组器322(参考图4-6)。一般来说，可以对应于每个TC0N-DR集合162来形成像素组133。正如将认识到的，TC0N-DR集合162对显示设备160的不同部分(例如，不同的半部等)操作。相应地，可以形成对应于显示设备160的这些部分中每一个的组，并将每个相应部分中的像素与对应的组关联。
[0048]显示器接口分区应用320还包括线分配器324，用于将显示器接口线172的一个或多个分配给每个像素组133(参考图4-6)。一般来说，可以基于TC0N-DR集合162的数量和TC0N-DR集合至显示器接口线的连接性将每个显示器接口线172分配给像素组的其中之一。
[0049]显示器接口驱动器330通过基于像素组133和线分配134来传送像素数据136以将显示数据135传送到显示设备160(参考图4-6)。一般来说，组中的每个像素的像素数据通过分配给该组的显示器接口线172来传送。正如上文提到的，可以实现用于传送像素数据的多种公知技术中的任一种。要认识到，显示器接口驱动器330可以从显示数据135中提取像素数据136(例如，RGB颜色数据等)，然后通过分配给特定组的显示器接口线来传送与该组中的像素对应的像素数据136。
[0050]图4-6描述像素组133、线分配134和像素数据136的多种示例。应该注意，图4-6描述像素和像素数据的极简化的视图。具体来说，可设想本发明公开可应用于具有比所图示的更多像素的显示器。此外，示出的示例示出2个像素组。可设想可以实现比所示的像素组133更多或更少的数量。此外，示出的示例示出2和4个显示器接口线。但是，可设想可以使用多于4个显示器接口线。此外，虽然在这些示例中仅示出2个TC0N-DR集合，但是可以将这些示例扩充以实现具有多于2个TC0N-DR集合。再者，线分配无需如图示的按2的次序。更确切地来说，可以对组分配奇数个线。一般来说，图4-6示出可以为使TCON-DR集合不接收该TC0N-DR集合不操作的像素的像素数据而形成并在显示器接口线上传送的像素组的示例。因此，可以实现传送显示数据所需的功耗和带宽要求上的降低。
[0051]注意，图4-6为了便于参考图1-3对所示的组件使用相似的编号约定。例如，图4示出可以对应于图1-3所示的像素组133的像素组433。
[0052]更确切地来说，转到图4，其中示出将2线显示器接口分区的示例。具体来说，示出第一像素组433-1和第二像素组433-2。每个像素组433示出为包含4个像素。具体地，第一像素组433-1示出为包含像素1-4以及第二像素组433-2示出为包含像素5-8。再者，第一显示器接口线472-1示出为被分配给第一像素组433-1以及第二显示器接口线472-2示出为被分配给第二像素组433-2。相应地，在系统1000的工作期间，与第一像素组433-1中每个像素的显示数据对应的像素数据436-1至436-4可以通过第一显示器接口线472-1传送到第一TC0N-DR集合462-1，而与第二像素组433-2中每个像素的显示数据对应的像素数据436-5至436-8可以通过第二显示器接口线472-2传送到第二 TC0N-DR集合462-2。
[0053]更确切地来说，转到图5，其中示出将4线显示器接口分区的示例。具体来说，示出第一像素组533-1和第二像素组533-2。每个像素组533示出为包含8个像素。具体地，第一像素组533-1示出为包含像素1-8以及第二像素组533-2示出为包含像素9-16。再者，第一和第二显示器接口线572-1和572-2示出为被分配给第一像素组533-1而第三和第四显示器接口线572-3和572-4示出为被分配给第二像素组133-2。相应地，在系统1000的工作期间，与第一像素组533-1中每个像素的显示数据对应的像素数据536-1至536-8可以通过第一和第二显示器接口线572-1和572-2传送到第一 TC0N-DR集合562-1，而与第二像素组533-2中每个像素的显示数据对应的像素数据536-9至536-16可以通过第三和第四显示器接口线572-3和572-4传送到第二 TC0N-DR集合162-2。
[0054]注意，在将多于一个显示器接口线分配给组(例如，如图5所示)的情况中为像素组进行像素交付可以是顺序的(例如，如图5所示)或交替的(参考图6)。
[0055]更确切地来说，转到图6，其中描述图5所示的示例。正如将认识到的，像素数据136顺序地在每个显示器线572上而以交错方式传送。更确切地来说，像素数据536-1可以在显示器接口线572-1上传送，像素数据536-2可以在显示器接口线572-2上传送，像素数据536-3可以在显示器接口线572-1上传送，等等。
[0056]图7图示逻辑流7100的一个实施例。逻辑流7100可以表示本文描述的一个或多个实施例执行的一些或所有操作。更确切地来说，逻辑流7100可以图示处理器组件110和/或GPU 120在执行至少控制例行程序131时执行的操作和/或计算设备100的其他组件执行的操作。
[0057]在7110处，通过执行控制例行程序的显示器接口分区应用，促使显示器接口分区系统的计算设备的处理器组件和/或GPU(例如，显示器接口分区系统1000或2000的计算设备100的处理器组件110和/或GPU 120)将多个像素分组成两个或更多个像素组，多个像素中每一个像素对应于显示设备上的可寻址点。例如，显示器接口分区应用320可以将任一显示设备160(或显示设备260和261)上的可寻址位置的像素分组成像素组133。在一些示例中，可以基于与显示设备对应的TC0N-DR集合162(或262和263)以及这些TC0N-DR集合对显示设备的哪些像素操作来将这些像素分组。
[0058]在一些示例中，可以对应于每个TC0N-DR集合来形成像素组，其中该像素组包含相应TC0N-DR集合操作的像素。
[0059]在7120处，通过执行控制例行程序的显示器接口分区应用促使显示器接口分区系统的计算设备的处理器组件和/或GPU(例如，显示器接口分区系统1000或2000的计算设备100的处理器组件110和/或GPU 120)以将显示器接口的至少一个显示器接口线分配给每个像素组。例如，显示器接口分区应用320可以将显示器接口线172(或272)分配给像素组133。在一些示例中，可以基于与像素组对应的TC0N-DR集合和TC0N-DR集合至显示器接口的连接性来将显示器接口线分配给该像素组。
[0060]正如图4-6中可见到的，可以在显示器接口上将与具有要显示的图像的指示的显示数据所对应的像素数据传送到多个TC0N-DR集合，而无需每个TC0N-DR集合接收所有的像素数据。更确切地来说，可以将显示器接口分区，并且将与TC0N-DR集合对应的像素数据在这些分区其中之一上传送到该TC0N-DR集合。
[0061 ]图8图示适于实现如先前描述的多种实施例的示范处理体系结构8000的实施例。更确切地来说，处理体系结构8000(或其变化)可以作为计算设备100的一部分来实现。
[0062]处理体系结构8000可以包括数字处理中通常采用的多种元件，包括且不限于，一个或多个处理器、多核处理器、协处理器、存储器单元、芯片组、控制器、外设、接口、振荡器、定时设备、视频卡、音频卡、多媒体输入/输出(I/o)组件、电源等。正如本说明书中所使用的，术语“系统”和“组件”理应指其中执行数字处理的计算设备的整体，整体是硬件、硬件和软件的组合、软件或执行中的软件，所示的示范性处理体系结构提供了其示例。例如，组件可以是但不限于是处理器组件上运行的进程、处理器组件本身、可以采用光和/或磁存储介质的存储设备(例如，硬盘驱动器、阵列中的多个存储设备等)、软件对象、可执行的指令序列、执行的线程、程序和/或整个计算设备(例如，整个计算机)。作为说明，服务器上运行的应用和服务器均可以是组件。一个或多个组件可以驻留在进程和/或执行的线程内，以及组件可以本地化在一个计算设备上和/或分布在两个或更多个计算设备之间。再者，组件可以通过多种类型的通信介质在通信上彼此耦合以协同操作。协同可以包括信息的单向或双向交换。例如，组件可以采用通过通信介质传送的信号的形式传送信息。信息可以作为分配到多种信号线路的信号来实现。消息(包括命令、状态、地址或数据消息)可以是此类信号的其中之一或可以是多个此类信号，以及可以通过多种连接和/或接口中任一种串行地或大致并行地传送。
[0063]如图所示，在实现处理体系结构8000时，计算设备可以包括至少处理器组件850、存储装置860、至其他设备的接口 890和耦合855。正如将解释的，期间实现处理体系结构8000的计算设备的多个方面，包括其预设用途和/或使用的条件，此类计算设备还可以包括附加组件，如且不限于，显示器接口 885。
[0064]耦合855可以包括一个或多个总线、点到点互连、收发器缓存器、交叉点开关和/或将至少处理器组件850在通信上耦合到存储装置860的其他导体和/或逻辑。耦合855还可以将处理器组件850耦合到接口 890、音频子系统870和显示器接口 885的其中一个或多个(具体取决于还存在这些和/或其他组件的哪一些)。对于前文描述的计算设备中的任何一个或多个实现处理体系结构8000，通过耦合855这样地将处理器组件850耦合，处理器组件850能够执行至少上文描述的任务的多种任务。耦合855可以利用以光或电的方式载送信号的多种技术中任一种或技术组合来实现。再者，耦合855的至少多个部分可以采用符合宽范围的多种业界标准的定时和/或协议，包括且不限于，加速图形端口(AGP)、CardBus、扩充的业界标准体系结构(E-1SA)、微通道(MCA)、NuBus