显示面板的制作方法
【技术领域】
[0001]本发明是有关于一种显示面板，且特别是有关于一种具有移位寄存器的显示面板。
【背景技术】
[0002]近年来，随着半导体科技蓬勃发展，便携式电子产品及平面显示器产品也随之兴起。而在众多平面显示器的类型当中，液晶显示器(Liquid Crystal Display, IXD)基于其低电压操作、无辐射线散射、重量轻以及体积小等优点，随即已成为显示器产品的主流。
[0003]为了要将液晶显示器的制作成本压低，已有部份厂商提出直接在玻璃基板上利用薄膜晶体管(thin film transistor, TFT)制作成多级移位寄存器(shift register),藉以来取代现有所惯用的栅极驱动晶片(Gate driving chip)，以降低液晶显示器的制作成本。然而，受限于制程的影响，薄膜晶体管在低温环境下可能会有输出能力不足的情况，因而导致显示器开机时无法正常显示。
【发明内容】
[0004]本发明提供一种可在低温环境下正常作动的显示面板。
[0005]本发明的显示面板，包括一基板、一像素阵列及多个移位寄存器。像素阵列及移位寄存器设置在基板。移位寄存器用以依序输出多个扫描信号以驱动像素阵列。各个移位寄存器包括一第一充电单兀、一第二充电单兀、一驱动单兀及一放电单兀。第一充电单兀接收这些扫描信号中的一第一扫描信号，以在一第一期间对一参考电压进行充电。第二充电单元接收这些扫描信号中的一第二扫描信号，以在一第二期间对参考电压进行充电，其中第一期间早于第二期间。驱动单元依据参考电压，接收参考电压及一第一时脉信号，在一第三期间输出第一时脉信号作为这些扫描信号中的一第三扫描信号及提升参考电压，其中第二期间早于第三期间。放电单元耦接参考电压及第三扫描信号，依据参考电压以决定是否对参考电压及第三扫描信号进行放电。
[0006]基于上述，在本发明实施例的显示面板中，其控制驱动单元的参考电压会经过三次电压提升，使驱动单元中用以提供扫描信号的晶体管可具有更高的驱动能力。藉此，显示面板可在低温环境下正常作动。
[0007]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
【附图说明】
[0008]图1为本发明一实施例的显示面板的系统示意图；
[0009]图2A是本发明的一实施例的移位寄存器的电路示意图；
[0010]图2B是本发明的一实施例的移位寄存器的驱动波形示意图；
[0011]图3是本发明另一实施例的移位寄存器的电路TJK意图。
[0012]附图标记说明:
[0013]100:显示面板；
[0014]110:像素阵列；
[0015]120:栅极驱动电路；
[0016]130:基板；
[0017]210:第一充电单元；
[0018]220:第二充电单元；
[0019]230:驱动单元；
[0020]240,310:放电单元；
[0021]Cl ?C3:电容；
[0022]CKl?CK4:时脉信号；
[0023]CKV1、CKV2:放电控制信号；
[0024]G(I)?G (4):扫描信号；
[0025]Ml ?M21:晶体管；
[0026]SRl ?SR4、SRla:移位寄存器；
[0027]STVl:第一起始信号；
[0028]STV2:第二起始信号；
[0029]Ta:第一期间；
[0030]Tb:第二期间；
[0031]Tc:第三期间；
[0032]VGL:栅极低电压；
[0033]VQ:参考电压。
【具体实施方式】
[0034]图1为本发明一实施例的显示面板的系统示意图。请参照图1，在本实施例中，显示面板100包括像素阵列110、栅极驱动电路120及基板130，其中栅极驱动电路120的功能类似一栅极驱动器，也即栅极驱动电路120会输出具有单一脉冲的扫描信号(如G(I)?G (4))至像素阵列110，以驱动像素阵列110的像素(未示出)。
[0035]在本实施例中，栅极驱动电路120设置于基板130上，且位于像素阵列110的左侦U。在其他实施例中，栅极驱动电路120可配置于像素阵列110的其它侧边，例如右侧，下侧或上侧。并且，在基板130上的像素阵列110可视为显示面板100的显示区域，而栅极驱动电路120的设置区域可视为显示面板100的非显示区域。
[0036]栅极驱动电路120包括多个移位寄存器(如SRl?SR4),以依序输出扫描信号(如G⑴?G(4))至像素阵列110，也即扫描信号G(I)?G(4)的脉冲(等同致能期间)彼此不重叠。在本实施例中，假设这些移位寄存器(如SRl?SR4)皆会接收时脉信号CKl?CK4及栅极低电压VGL，其中时脉信号CKl?CK4可通过基板130上的信号配线传送至移位寄存器(如SRl?SR4)，并且时脉信号CKl?CK4为依序致能，也即会依序形成时脉信号CKl?CK4的脉冲(等同致能期间)。
[0037]进一步来说，移位寄存器SRl接收第一起始信号STVl、第二起始信号STV2及时脉信号CK1、CK2，以受控于第一起始信号STVl、第二起始信号STV2及时脉信号CK1、CK2而启动。并且，移位寄存器SRl接收时脉信号CK3，以在移位寄存器SRl被启动时输出致能的时脉信号CK3作为扫描信号G(I)。接着，移位寄存器SRl接收时脉信号CKl?CK4及栅极低电压VGL，以在移位寄存器SRl未输出致能的时脉信号CK3时，受控于时脉信号CKl?CK4而关闭，也即使扫描信号G(I)的电压电平接近或相同于栅极低电压VGL。在本实施例中，第一起始信号STV1、第二起始信号STV2在一个画面期间中为具有单一脉冲的信号,相同于扫描信号(如Gd)?G(4))，也即第一起始信号STV1、第二起始信号STV2可视为虚拟/前置的扫描信号。
[0038]移位寄存器SR2接收第二起始信号STV2、扫描信号G(I)及时脉信号CK2、CK3，以受控于第二起始信号STV2、扫描信号G(I)及时脉信号CK2、CK3而启动。并且，移位寄存器SR2接收时脉信号CK4，以在移位寄存器SR2被启动时输出致能的时脉信号CK4作为扫描信号G (2)。接着，移位寄存器SR2接收时脉信号CKl?CK4及栅极低电压VGL，以在移位寄存器SR2未输出致能的时脉信号CK4时,受控于时脉信号CKl?CK4而关闭,也即使扫描信号G (2)的电压电平接近或相同于栅极低电压VGL。
[0039]移位寄存器SR3接收扫描信号G (I)、G⑵及时脉信号CK3、CK4，以受控于扫描信号G(I)、G(2)及时脉信号CK3、CK4而启动。并且，移位寄存器SR3接收时脉信号CK1，以在移位寄存器SR3被启动时输出致能的时脉信号CKl作为扫描信号G(3)。接着，移位寄存器SR3接收时脉信号CKl?CK4及栅极低电压VGL，以在移位寄存器SRl未输出致能的时脉信号CKl时,受控于时脉信号CKl?CK4而关闭，也即使扫描信号G (3)的电压电平接近或相同于栅极低电压VGL。其余移位寄存器(如SR4)的动作相似于移位寄存器SR3，在此则不再赘述。
[0040]图2A是本发明的一实施例的移位寄存器的电路示意图。图2B是本发明的一实施例的移位寄存器的驱动波形示意图。请参照图1、图2A及图2B，以移位寄存器SRl为例，其余移位寄存器(如SR2?SR4)也可依此类推。在本实施例中，移位寄存器SRl包括第一充电单元210、第二充电单元220、驱动单元230及放电单元240。第一充电单元210接收第一起始信号STVl、时脉信号CKl及参考电压VQ。当第一起始信号STVl及时脉信号CKl皆为致能时，第一充电单元210会在第一期间Ta对参考电压VQ进行充电至第一起始信号STVl的致能电压电平；当第一起始信号STVl为禁能且时脉信号CKl为致能时，第一充电单元210会对参考电压VQ进行放电至第一起始信号STVl的禁能电压电平。
[0041]第二充电单元220接收第二起始信号STV2、时脉信号CK2及参考电压VQ。当第二起始信号STV2及时脉信号CK2皆为致能时，第二充电单元220会在第二期间Tb对参考电压VQ进行充电至第一起始信号STVl及第二起始信号STV2的致能电压电平的总和(可视为两倍的致能电压电平);当第二起始信号STV2为禁能且时脉信号CK2为致能时，第二充电单元220会对参考电压VQ进行放电至第二起始信号STV2的禁能电压电平。其中，第一期间Ta早于第二期间Tb。
[0042]驱动单元230接收参考电压VQ及时脉信号CK3，依据参考电压VQ以在第三期间Tc输出致能的时脉信号CK3作为扫描信号G(I)，并且提升参考电压VQ，其中第二期间Tb早于第三期间Tc。放电单元240接收时脉信号CKl?CK4，且耦接参考电压VQ及扫描信号G(l)，依据参考电压VQ及时脉信号CKl?CK4以决定是否对参考电压VQ及扫描信号G (I)进行放电。换言之，当参考电压VQ高于等于一临界电压时，放电单元240不会对参考电压VQ及扫描信号G(I)进行放电；当参考电压VQ低于上述临界电压时，则放电单元240会导通参考电压VQ及扫描信号G(I)至栅极低电压VGL，以使参考电压VQ及扫描信号G(I)会接近或相同于栅极低电压VGL，也即对参考电压VQ及扫描信号G(I)进行放电。
[0043]进一步来说,第一充电单元210包括晶体管Ml及M2。晶体管Ml的漏极及栅极接收第一起始信号STV1，晶体管Ml的源极耦接至参考电压VQ。晶体管M2的漏极耦接至晶体管Ml的漏极，晶体管M2的源极耦接至晶体管Ml的源极，晶体管M2的栅极接收时脉信号CKl。
[0044]第二充电单元220包括晶体管M3、M4及电容Cl。晶体管M3的漏极及栅极接收第二起始信号STV2。电容Cl耦接于晶体管M3的源极与参考电压VQ之间。晶体管M4的漏极耦接至晶体管M3的漏极，晶体管M4的源极耦接至晶体管M3的源极，晶体管M4的栅极接收时脉信号CK2。
[0045]驱动单元230包括晶体管M5及电容C2。晶体管M5的漏极接收时脉信号CK3，晶体管M5的栅极接收参考电压VQ，晶体管M5的源极提供扫描信号G(I)。电容C2耦接于晶体管M5的栅极与源极之间。
[0046]放电单元240包括晶体管M6?Mll及电容C3。晶体管M6的栅极耦接参考电压VQ,晶体管M6的源极接收栅极低电压VGL。晶体管M7的漏极耦接至参考电压VQ，晶体管M7的栅极耦接至晶体管M6的漏极，晶体管M7的源极接收栅极低电压VGL。晶体管M8的漏极耦接至扫描信号G(I)，晶体管