管T6的栅极电连接所述复位信号端 RESET、源极电连接所述初始化电源Vinit、漏极电连接所述发光二极管Dl的阳极；所述发 光二极管Dl的阴极电连接所述第二电源ELVSS。
[0030] 进一步的，本实用新型所述的一种像素电路还包括隔离晶体管T5,所述隔离晶体 管T5,用于隔断所述驱动晶体管T7与发光二极管Dl的电连接，所述隔离晶体管T5的漏极 电连接所述发光二极管Dl的阳极、源极电连接所述驱动晶体管T7的漏极。本实用新型所 述的一种像素电路还包括第四晶体管T4,所述第四晶体管T4的源极电连接所述第一电源 ELVDD、漏极电连接所述驱动晶体管T7的源极、栅极电连接所述隔离晶体管T5的栅极及发 光驱动信号端EMl。
[0031] 具体的，所有所述晶体管均具有相同的沟道类型；优选的，所有所述晶体管均为薄 膜晶体管。
[0032] 本实用新型还公开了一种显示装置，其包括本实用新型中所述的像素电路。
[0033] 参见图1和图2,本实施例的具体工作过程是；
[0034] tl阶段为初始化阶段，复位信号端Reset为低电平，扫描信号端Scan(脚和数据输 入端DATA为高电平，第二晶体管Tl和第S晶体管T6导通，存储电容Cl一端连接到初始化 电源Vinit,同时发光二极管Dl的阳极也连接到初始化电源Vinit。该样可W提高像素驱 动电路的响应速度，同时还可W延长发光二极管Dl的使用寿命。
[0035] t2阶段为数据写入阶段，复位信号端Reset为高电平，扫描信号端Scan(N)和数 据输入端DATA为低电平，补偿晶体管T2、第一晶体管T3和驱动晶体管T7导通，数据信号 被写入到驱动晶体管T7的栅极，并由存储电容Cl存储下来。此时由于驱动晶体管T7的漏 极和栅极由补偿晶体管T2短接形成二极管结构，使得输入电压Vdata在写入到补偿晶体管 T7的栅极时电压值变为Vdata-Vth,其中Vth为驱动晶体管T7的阔值电压。
[0036] t3阶段为发光阶段，EMl发光驱动信号为低电平，复位信号端Reset、扫描信号端 Scan(N)和数据输入端DATA为高电平，第四晶体管T4和隔离晶体管T5导通，由于数据写 入阶段t2将数据信号存储于存储电容Cl中，理论上驱动晶体管T7栅极上的电压不变，由 此形成由第一电源ELVDD经由第四晶体管T4、驱动晶体管T7、隔离晶体管T5和发光二极管 Dl到第二电源ELVSS的电流回路，发光二极管Dl此时发光。其中驱动发光二极管Dl发光 的电流为I〇UD。
[0037]
[003引其中y为沟道的电子迁移率，Cox为驱动晶体管T7单位面积的沟道电容，W为沟 道宽度，L为沟道长度。
[0039] 发光二极管Dl通过控制流过的电流IauD来控制其显示不同的灰阶，当Scan扫描 信号关闭补偿晶体管T2和第一晶体管T3后，发光二极管Dl的驱动电流是由存储电容Cl 所存储的电压来控制驱动晶体管T7的栅极来提供的。由于晶体管的制造工艺会导致当晶 体管关断时仍然存在少量电流，称为漏电流。漏电流的存在将影响存储电容Cl所储存的电 量，漏电流越大，在一帖时间内存储电容Cl的电量变化越大，该将导致一帖时间内像素的 亮度变化增大，由此导致显示装置所显示的亮度变暗和不均匀。本实用新型通过在第一电 源ELVDD与初始化电源Vinit之间设置有第二晶体管Tl和第S晶体管T6,关断存储电容与 初始化电源之间的回路，通过增加第一电源ELVDD与初始化电源Vinit之间串联的晶体管 数量来降低存储电容Cl的漏电流，从而提高存储电容Cl对信号的保持时间，提高显示装置 的显示效果；
[0040] 进一步的，当第二晶体管Tl和第S晶体管T6都导通时，存储电容Cl连通到初始 化电源Vinit,同时发光二极管Dl的阳极也连接到初始化电源Vinit,能提高整个像素电路 的响应速度，延长发光二极管Dl的使用寿命。
[0041] W上所述的实施方式，并不构成对该技术方案保护范围的限定。任何在上述实施 方式的精神和原则之内所作的修改、等同替换和改进等，均应包含在该技术方案的保护范 围之内。
【主权项】
1. 一种像素电路，其特征在于：包括发光二极管、驱动晶体管、存储电容、第一晶体管、 第二晶体管、第三晶体管和补偿晶体管； 所述第一晶体管，用于控制数据输入端的数据电压的写入，所述第一晶体管的源极电 连接所述数据输入端、栅极电连接扫描信号端； 所述存储电容的第一端电连接第一电源、第二端与所述驱动晶体管的栅极以及补偿晶 体管的源极电连接； 所述驱动晶体管的源极电连接所述第一电源、漏极电连接所述发光二极管的阳极； 所述补偿晶体管，补偿晶体管用于向存储电容存储数据电压与驱动晶体管的阈值电压 之间的差值，所述补偿晶体管的漏极与所述驱动晶体管的漏极连接； 所述第二晶体管的栅极电连接复位信号端、源极电连接所述驱动晶体管的栅极、漏极 电连接所述发光二极管的阳极； 所述第三晶体管的栅极电连接所述复位信号端、源极电连接初始化电源、漏极电连接 所述发光二极管的阳极； 所述发光二极管的阴极电连接第二电源。2. 如权利要求1所述的一种像素电路，其特征在于：还包括隔离晶体管， 所述隔离晶体管，用于隔断所述驱动晶体管与发光二极管的电连接，所述隔离晶体管 的漏极电连接所述发光二极管的阳极、源极电连接所述驱动晶体管的漏极。3. 如权利要求2所述的一种像素电路，其特征在于：还包括第四晶体管， 所述第四晶体管的源极电连接所述第一电源、漏极电连接所述驱动晶体管的源极、栅 极电连接所述隔离晶体管的栅极及发光驱动信号端。4. 根据权利要求1-3中任意一项所述的一种像素电路，其特征在于：所有所述晶体管 均具有相同的沟道类型。5. 根据权利要求1-3中任意一项所述的一种像素电路，其特征在于：所有所述晶体管 均为薄膜晶体管。6. -种显示装置，其特征在于：包括权利要求1-5任意一项所述的像素电路。
【专利摘要】本实用新型涉及有机发光显示领域，具体涉及一种像素电路及包括该像素电路的显示装置。包括发光二极管、驱动晶体管、存储电容、第一晶体管、第二晶体管、第三晶体管和补偿晶体管；第一晶体管控制数据输入端的数据电压的写入；驱动晶体管的源极连接第一电源、漏极连接发光二极管的阳极；补偿晶体管用于向存储电容存储数据电压与驱动晶体管的阈值电压之间的差值；第二晶体管的栅极连接复位信号端、源极连接驱动晶体管的栅极、漏极连接发光二极管的阳极；第三晶体管的栅极连接复位信号端、源极连接初始化电源、漏极连接发光二极管的阳极。本像素电路能减少存储电容的漏电流，增强电容的电压保持时间，使得像素的亮度变化小，提高显示装置显示效果。
【IPC分类】G09G3/32
【公开号】CN204680360
【申请号】CN201520076443
【发明人】胡崇淋, 谢志生, 吴锦坤
【申请人】信利（惠州）智能显示有限公司
【公开日】2015年9月30日
【申请日】2015年2月2日