显示驱动电路及显示装置的制作方法

专利名称：显示驱动电路及显示装置的制作方法
技术领域：
本发明涉及一种显示驱动电路及显示装置。
背景技术：
例如，液晶面板(广义指显示面板)是靠灰阶显示来表现彩色的。因此，驱动液晶面板的信号电极的信号驱动器(广义指显示驱动电路)具有与信号电极相对应的信号电极驱动电路。各信号电极驱动电路输出符合由相应的锁存保持的灰阶数据的驱动电压。
可是，通常作为被信号驱动器驱动对象的显示面板的信号电极数目很多。所以，为了能将信号驱动器有效地安装到显示面板的边缘上，往往以信号电极排列方向为长边方向，以与该排列方向交叉的方向为短边方向来进行布图设计、形成电路。因此，提供灰阶数据的灰阶总线在信号驱动器的长边方向延长，灰阶总线的负载增大。这样，伴随着灰阶总线的驱动，带来了功率消耗的增大。

发明内容
鉴于上述技术课题，本发明的目的在于提供一种能削减提供灰阶数据所产生的功率消耗的显示驱动电路及显示装置。
为了解决上述课题，本发明涉及一种基于灰阶数据驱动显示装置信号电极的显示驱动电路，包括(1)数据输入控制电路，对提供给第一～第(M+N)(M、N为正整数)移位寄存器模块的灰阶数据进行输入控制；(2)第一～第(M+N)数据屏蔽电路，输出对提供给所述第一～第(M+N)移位寄存器模块的灰阶数据进行了屏蔽控制的第一～第(M+N)灰阶数据；(3)第一～第M移位寄存器模块，以所述数据输入控制电路为基准，配置在第一方向区域内，用于保持所述的第一～第M灰阶数据；(4)第(M+1)～第(M+N)移位寄存器模块，以所述数据输入控制电路为基准，配置在与所述的第一方向相反的第二方向区域，用于保持上述第(M+1)～第(M+N)灰阶数据；(5)信号电极驱动电路，使用符合上述第一～第(M+N)移位寄存器模块中保持的灰阶数据的驱动电压，驱动信号电极。与显示驱动电路的关系如下所述的第一～第M移位寄存器，将第一移位寄存器模块输入的所给予允许数据信号移位后，向与所述第二方向邻接的移位寄存器模块输出，同时，基于被移位的允许数据信号，保持所述第一～第M灰阶数据；所述第(M+1)～第(M+N)移位寄存器模块，将第(M+1)移位寄存器模块从上述第M移位寄存器模块输入的允许数据信号进行移位，向所述第二方向邻接的移位寄器模块输出，同时，根据被移位的允许数据信号，保持上述第(M+1)～第(M+N)的灰阶数据；所述第一～第M数据屏蔽电路是沿着上述第二方向，按照第一～第M的数据屏蔽电路的顺序连接，按照上述第一～第M数据屏蔽电路的顺序，把上述第一～第M灰阶数据的屏蔽设定在非解除状态；所述第(M+1)～第(M+N)数据屏蔽电路是沿着上述第二方向，按照第(M+1)～第(M+N)的数据屏蔽电路的顺序连接，按上述第(M+1)～第(M+N)的数据屏蔽电路顺序，把上述第(M+1)～第(M+N)灰阶数据的屏蔽设定成解除状态。
在本发明中，各移位寄存器接收由数据输入控制电路控制输入的灰阶数据。
在这种情况下，以数据输入控制电路为基准，将在第一方向一侧的区域，沿着第二方向按顺序连接的第一～第M数据屏蔽电路，按第一～第M数据屏蔽电路的顺序，设定屏蔽为非解除状态的同时，根据向第二方向移位的允许数据信号，第一～第M移位寄存器模块保持第一～第M灰阶数据。通过这样做，就能够回避对于已经存储灰阶数据的移位寄存器模块的灰阶数据进行无用驱动。也就是说，可以只在需要供给灰阶数据的时间内驱动提供灰阶数据的总线，所以能够减少不必要的功率消耗。
另一方面，以数据输入控制电路为基准，将在第二方向区域，沿着第二方向按顺序连接的第(M+1)～第(M+N)灰阶数据屏蔽电路，按第(M+1)～第(M+N)灰阶数据屏蔽电路顺序设定成屏蔽解除状态，使第(M+1)～第(M+N)的移位寄存器模块，基于向第二方向移位的允许数据信号，保持第(M+1)～第(M+N)灰阶数据。因此，可以只对此后接收灰阶数据的移位寄存器模块顺次驱动灰阶数据。也就是说，可以只在需要供给灰阶数据的时间里，驱动提供灰阶数据总线，所以，能减少不必要的功率消耗。
另外，本发明涉及的显示驱动电路包括第一～第(M+N)数据屏蔽控制电路，进行上述第一～第(M+N)灰阶数据屏蔽的控制，生成第一～第(M+N)数据屏蔽控制信号；其中，第a(1≤a≤M，a为整数)数据屏蔽控制电路，基于由上述第a移位寄存器模块输出的允许数据信号，生成上述第a数据屏蔽控制信号；第b(M+1≤b≤M+N，b为整数)数据屏蔽控制电路，基于由上述第(b-1)移位寄存器模块输出的允许数据信号，生成上述第b数据屏蔽控制信号。
根据本发明，由于使用按顺序移位的允许数据信号，能够生成数据屏蔽控制信号，所以通过简单的电路组合，就能实现减少不必要功率消耗的显示驱动电路。
另外，在本发明涉及的显示驱动电路中，第c(1≤c≤M+N，c为整数)移位寄存器模块，当移位信号为第一电平时，在将上述允许数据信号向上述第一方向移位的同时，能够基于该允许数据信号，保持第C灰阶数据；当上述移位信号在第二电平时，将上述允许数据信号向上述第二方向移位的同时，能够基于该允许数据信号，保持第C灰阶数据；对应上述移位信号电平，上述第C数据屏蔽控制电路能够生成上述第C数据屏蔽控制信号。
在本发明中，根据安装状态，能控制移位方向，获得最佳布线长度，进而能够提供减少不必要的功率消耗的显示驱动电路。
另外，本发明的显示驱动电路包括(1)时钟输入控制电路，提供给上述第一～第(M+N)移位寄存器模块，进行限定上述允许数据信号移位时间的时钟输入控制；(2)第一～第(M+N)时钟屏蔽电路，输出针对供给上述第一～第(M+N)移位寄存器模块的时钟信号进行控制屏蔽的第一～第(M+N)时钟信号。上述第一～第M移位寄存器模块，以上述时钟输入控制电路为基准，配置在第一方向一侧的区域内，并基于所述第一～第M时钟信号，进行上述允许数据信号的移位；上述第(M+1)～第(M+N)移位寄存器模块，以上述时钟输入控制电路为基准，配置在上述第二方向区域内，并基于上述第(M+1)～第(M+N)时钟信号，将上述允许数据信号移位；上述第一～第M时钟屏蔽电路，沿着上述第二方向，按照第一～第M时钟屏蔽电路的顺序连接，按上述第一～第M时钟屏蔽电路的顺序，将上述第一～第M时钟的屏蔽设定成非解除状态；上述第(M+1)～第(M+N)时钟信号屏蔽电路是沿着上述第二方向，按第(M+1)～第(M+N)时钟屏蔽电路顺序连接，按照上述第(M+1)～第(M+N)时钟屏蔽电路顺序，将上述第(M+1)～第(M+N)时钟信号的屏蔽设定成解除状态。
根据本发明，还可规定允许数据信号移位时间，并且对各移位寄存器模块供给的时钟信号进行与上述灰阶数据同样的屏蔽控制，所以当显示驱动电路接收灰阶数据时，能大幅度减少不必要的功率消耗。
另外，本发明的显示驱动电路还可以包括第一～第(M+N)时钟屏蔽控制电路，其用于屏蔽控制上述第一～第(M+N)时钟信号，生成第一～第(M+N)时钟屏蔽控制信号。其中，第d(1≤d≤M，d为整数)时钟屏蔽控制电路，可基于由上述第d移位寄存器模块输出的允许数据信号，生成上述第d时钟屏蔽控制信号；第e(M+1≤e≤M+N，e为整数)时钟屏蔽控制电路，能基于从上述第(e-1)移位寄存器模块输出的允许数据信号，生成上述第e时钟屏蔽控制信号。
根据本发明可以使用依次移位的允许数据信号，生成时钟屏蔽控制信号，所以，用简单的电路组合就能实现减少不必要功率消耗的显示驱动电路。
另外，在本发明的显示驱动电路中，第f(1≤f≤M+N，f为正整数)移位寄存器模块，当所给予数据移位信号在第一电平时，将上述允许数据信号向所述第一方向移位的同时，基于向所述第一方向移位的允许数据信号，保持第f灰阶数据；当上述移位信号在第二电平时，将上述允许数据信号向上述第二方向移位的同时，基于向上述第二方向移位的允许数据信号，保持第f灰阶数据；上述第f时钟屏蔽控制电路，可对应于上述移位信号电平，生成上述第f时钟屏蔽控制信号。
根据本发明，能够对应安装状态，控制移位方向而获得最佳布线长度，并且，能提供降低无用功耗的显示驱动电路。
另外，本发明涉及的显示驱动电路，是根据灰阶数据驱动显示装置信号电极的显示驱动电路，包括(1)时钟输入控制电路，对第一～第(M+N)(M，N为正整数)移位寄存器模块提供进行规定移位时间的时钟输入控制；(2)第一～第(M+N)时钟屏蔽电路，输出对提供给第一～第(M+N)移位寄存器模块的时钟信号进行屏蔽控制的上述第一～第(M+N)时钟信号；(3)第一～第M移位寄存器模块，以上述时钟输入控制电路为基准，配置在第一方向区域，保持第一～第M灰阶数据；(4)第(M+1)～第(M+N)移位寄存器模块，用于保持第(M+1)～第(M+N)灰阶数据，以上述时钟输入控制电路为基准，配置在与上述第一方向相反的第二方向区域；(5)信号电极驱动电路，使用对应于保持在上述第一～第(M+N)移位寄存器模块中的灰阶数据的驱动电压，驱动信号电极。与显示驱动电路有如下关系上述第一～第M移位寄存器模块是基于上述第一～第M时钟信号，移位输入给第一移位寄存器模块的所给予允许数据信号，向上述第二方向邻接的移位寄存器模块输出的同时，基于该允许数据信号，保持第一～第M灰阶数据；上述第(M+1)～第(M+N)移位寄存器模块，基于上述第(M+1)～第(M+N)时钟信号，移位来自输入给第(M+1)移位寄存器模块的上述第M移位寄存器的允许数据信号，并在输出给上述第二方向邻接的移位寄存器模块的同时，基于该允许数据信号，保持第(M+1)～第(M+N)灰阶数据；上述第一～第M时钟屏蔽电路是沿上述第二方向，按第一～第M时钟屏蔽电路顺序连接，按上述第一～第M时钟屏蔽电路的顺序，将上述第一～第M时钟信号的屏蔽设定成非解除状态；上述第(M+1)～第(M+N)时钟屏蔽电路是沿着所述第二方向，按第(M+1)～第(M+N)时钟屏蔽电路的顺序连接，按照上述第(M+1)～第(M+N)时钟屏蔽电路的顺序，将上述第(M+1)～第(M+N)时钟屏蔽设定成解除状态。
在本发明中，通过时钟输入控制电路，向各移位寄存器模块提供进行输入控制的时钟信号。
这时，以时钟输入控制电路为基准，在第一方向区域，将沿着第二方向，按顺序连接的第一～第M时钟屏蔽电路，按第一～第M的时钟电路的顺序，设定屏蔽为非解除状态，同时，第一～第M移位寄存器模块基于被提供的时钟信号，根据向第二方向移位的允许数据信号，保持第一～第M灰阶数据。这样，能避免对于已经接收灰阶数据的移位寄存器模块进行不必要的时钟驱动。也就是说，可以只在需要供给灰阶数据的时间里提供时钟信号，所以能降低不必要的功率消耗。
另一方面，以时钟输入控制电路为基准，在第二方向区域，将沿着第二方向，按顺序连接的第(M+1)～第(M+N)时钟屏蔽电路按第(M+1)～第(M+N)时钟屏蔽电路的顺序设定成屏蔽解除状态，这样，第(M+1)～第(M+N)移位寄存器模块，基于被供给的时钟信号，根据向第二方向移位的允许数据信号，保持第(M+1)～第(M+N)灰阶数据。因此，以后可以只对接收灰阶数据的移位寄存器模块依次驱动时钟。也可是说，可以只在需要供给灰阶数据的时间里供给时钟信号，所以能够减少不必要的功率消耗。
另外，本发明提供一种基于灰阶数据驱动显示装置的信号电极的显示驱动电路，其中包括(1)数据输入控制电路，对提供给第一～第M(M为正整数)移位寄存器模块的灰阶数据进行输入控制；(2)第一～第M数据屏蔽电路，对上述第一～第M移位寄存器模块提供的灰阶数据进行了屏蔽控制，输出第一～第M灰阶数据；(3)第一～第M移位寄存器模块，在第一方向区域，以上述数据输入控制电路为基准，保持上述第一～第M灰阶数据；(4)信号电极驱动电路，使用与上述第一～第M移位寄存器模块所保持的灰阶数据相对应的驱动电压，驱动信号电极的。与显示驱动电路有如下关系；上述第一～第M移位寄存器模块，将第一移位寄存器模块输入的所给予数据允许数据信号进行移位后，向与上述第一方向相反的第二方向邻接的移位寄存器模块输出，同时，基于该允许数据信号，保持已由上述的第一～第M数据屏蔽电路进行屏蔽控制的第一～第M灰阶数据；上述的第一～第M数据屏蔽电路沿着上述第二方向，按第一～第M数据屏蔽电路的顺序进行连接，按上述第一～第M数据屏蔽电路的顺序将上述第一～第M灰阶数据屏蔽设定成非解除状态。
在本发明中，以数据输入控制电路为基准，在第一方向区域内，将沿第二方向按顺序连接的第一～第M数据屏蔽电路，按第一～第M数据屏蔽电路的顺序设定为屏蔽非解除状态，同时，根据向第二方向移位的允许数据信号，第一～第M移位寄存器模块保持第一～第M灰阶数据。以此，能够避免对已经接收了灰阶数据的移位寄存器模块进行不必要的灰阶数据驱动。也就是说，可以只在需要供给灰阶数据的时间内，驱动供给灰阶的数据总线，所以能够减少不必要的功率消耗。
另外，本发明是一种基于灰阶数据来驱动显示装置信号电极的显示驱动电路，包括(1)数据输入控制电路，对提供给第一～第N(N为正整数)移位寄存器模块的灰阶数据进行输入控制；(2)第一～第N数据屏蔽电路，输出对向上述第一～第N移位寄存器模块提供的灰阶数据，进行屏蔽控制的第一～第N灰阶数据；(3)第一～第N移位寄存器模块，以上述数据输入控制电路为基准，配置在第二方向区域，保持第一～第N灰阶数据；(4)信号电极驱动电路，使用保持在上述第一～第N移位寄存器模块中的，对应于灰阶数据的驱动电压，驱动信号电极；与显示驱动电路有如下关系上述第一～第N移位寄存器模块将输入给第一移位寄存器模块的所给予数据允许数据信号进行移位，输出给上述第二方向邻接的移位寄存器模块，同时，基于该允许数据信号，保持由上述第一～第N数据屏蔽电路进行了屏蔽控制的第一～第N灰阶数据；上述第一～第N数据屏蔽电路是沿着上述第二方向，按第一～第N数据屏蔽电路的顺序连接，按上述第一～第N数据屏蔽电路的顺序，设定上述第一～第N灰阶数据的屏蔽为解除状态。
在本发明中，以数据输入控制电路为基准，在第二方向区域，通过将沿着第二方向，按顺序连接的第一～第N数据屏蔽电路设定成按第一～第N数据屏蔽电路顺序的屏蔽解除状态，使第一～第N移位寄存器模块基于向第二方向移位的允许数据信号，保持第一～第N灰阶数据。所以，此后可以只对接收灰阶数据的移位寄存器模块按顺序驱动灰阶数据。也就是说，只在需要供给灰阶数据的时间里，驱动供给灰阶数据总线，所以能减少不必要的电力消耗。
另外，本发明涉及的显示驱动电路，根据灰阶数据，驱动显示装置信号电极的显示驱动电路，包括(1)时钟输入控制电路，对第一～第M(M为正整数)移位寄存器模块提供限定移位时间的时钟输入控制；(2)第一～第M时钟屏蔽电路，输出对供给上述第一～第M移位寄存器模块的时钟进行屏蔽控制的第一～第M时钟信号；(3)第一～第M移位寄存器模块，以上述时钟输入控制电路为基准，配置在第一方向区域，保持第一～第M灰阶数据；(4)信号电极驱动电路，使用对应于保持在上述第一～第M移位寄存器模块中的灰阶数据的驱动电压，驱动信号电极。与显示驱动电路有如下关系上述第一～第M移位寄存器模块基于上述第一～第M时钟信号，将输入给第一移位寄存器模块的所给予数据允许数据信号移位，输出给与该第一方向相反的第二方向邻接的移位寄存器模块，同时，基于该允许数据信号，保持第一～第M灰阶数据；上述第一～第M时钟屏蔽电路沿着第二方向，按第一～第M时钟屏蔽电路的顺序连接，按照上述第一～第M时钟屏蔽电路的顺序，设定上述第一～第M时钟的屏蔽为非解除状态。
在本发明中，以时钟输入控制电路为基准，将在第一方向区域，沿着第二方向，按顺序连接的第一～第M时钟屏蔽电路以第一～第M时钟屏蔽电路的顺序，设定屏蔽在非解除状态，同时，第一～第M移位寄存器模块根据供给的时钟信号向第二方向移位，根据该移位的允许数据信号，保持第一～第M灰阶数据。因此，能够避免对于已接收灰阶数据的移位寄存器模块进行不必要的时钟驱动。也就是说，只在需要供给灰阶数据的时间里供给时钟信号，所以能减少不必要的功率消耗。
另外，本发明是根据灰阶数据，驱动显示装置信号电极的显示驱动电路，其电路包括(1)时钟输入控制电路，供给第一～第N(N为正整数)移位寄存器模块，进行限定移位时间的时钟输入控制；(2)第一～第N时钟屏蔽电路，输出对于供给上述第一～第N移位寄存器模块的时钟信号进行屏蔽控制的上述第一～第N时钟信号；(3)第一～第N移位寄存器模块，以上述时钟输入控制电路为基准，配置在第二方向区域，保持第一～第N灰阶数据；(4)信号电极驱动电路，使用对应于保持在上述第一～第N移位寄存器模块中的灰阶数据的驱动电压，驱动信号电极。与显示驱动电路的关系上述第一～第N移位寄存器模块基于上述第一～第N时钟信号，将输入给第一移位寄存器模块的所给予数据允许数据信号移位，并向与上述第二方向邻接的移位寄存器模块输出，同时，基于该允许数据信号，保持第一～第N灰阶数据；上述第一～第N时钟屏蔽电路沿上述第二方向，按第一～第N时钟屏蔽电路的顺序连接，按上述第一～第N时钟屏蔽顺序设定上述第一～第N时钟的屏蔽为解除状态。
在本发明中，以时钟输入控制电路为基准，在第二方向区域，沿着第二方向，按顺序连接的第一～第N时钟屏蔽电路，按第一～第N时钟屏蔽电路的顺序设定屏蔽为解除状态，以此第一～第N移位寄存器模块根据基于被提供的时钟信号向第二方向移位的允许数据信号，保持第一～第N灰阶数据。因此，此后，可以只对接收灰阶数据的移位寄存器模块顺序驱动时钟。也就是说，只对应于需要提供灰阶数据的时间提供时钟信号，所以能减少不必要的功率消耗。
另外，本发明涉及的显示装置可以是包括通过相互交叉的多个扫描电极及多个信号电极特定的象素、扫描驱动上述扫描电极的扫描电极驱动电路，以及基于灰阶数据驱动上述信号电极的上述任一描述的显示驱动电路。
另外，本发明涉及的显示装置还可以是包括含有通过相互交叉的多个扫描电极及多个信号电极来特定像素的显示面板、扫描驱动上述扫描电极的扫描电极驱动电路、及基于灰阶数据驱动上述信号电极的上述任一描述的显示驱动电路。
本发明能提供大幅度降低功率消耗的显示装置。


图1是液晶装置构成概要框图。
图2是表示在同一玻璃衬底上形成信号驱动器的液晶板概要的构成图。
图3是信号驱动器构成概要框图。
图4A是信号驱动器形状的模式图。图4B是灰阶数据总线布线情况的模式图。
图5是表示用于信号驱动器的显示驱动电路移位寄存器部分构成概要框图。
图6是表示在第一实施方式中的显示驱动电路移位寄存器部分构成概要的框图。
图7是表示在第一实施方式中的第一系统电路模块构成概要的框图。
图8是表示在第二实施形状中的第二系统电路模块构成概要的框图。
图9是表示一个接收第一实施方式中的灰阶数据时间的示例的时序图。
图10A是表示在比较例中的移位寄存器部分构成概要的框图。图10B是表示在比较例中的移位寄存器部分工作时间例的时序图。
图11是表示在第一实施方式中的一个显示驱动电路移位寄存器部分详细构成例的全框图。
图12是表示一个SR模块构成例的电路图。
图13是表示数据屏蔽控制电路及数据屏蔽电路构成例的电路图。
图14是表示在第一实施方式中的第一系统电路模块工作时间的一个示例的时序图。
图15是表示在第一实施方式中的第二系统电路模块工作时间的一个示例的时序图。
图16是表示在第二实施方式中的显示驱动电路移位寄存器部分构成概要框图。
图17是表示在第二实施方式中的第一系统电路模块构成概要框图。
图18是表示在第二实施方式中的第二系统电路模块构成概要框图。
图19是表示在第二实施方式中的灰阶数据接收时间的一个示例的时序图。
图20是表示在第二实施方式中的显示驱动电路移位寄存器部分详细构成例的全框图。
图21是数据屏蔽控制电路、数据屏蔽电路、时钟屏蔽控制电路及时钟屏蔽电路构成例的电路图。
图22是数据屏蔽控制电路、数据屏蔽电路、时钟屏蔽控制电路及时钟屏蔽电路工作时间一个示例的时序图。
图23是在第二实施方式中的一例第一系统电路模块工作时间的时序图。
图24是表示在第二实施方式中的一例第二系统电路模块工作时间的时序图。
图25是仅在第一系统电路模块构成的显示驱动电路概要构成图。
图26是仅在第二系统电路模块构成的显示驱动电路概要构成图。
图27是只对供给各SR模块时钟进行屏蔽控制的显示驱动电路构成例的构成图。
图28A是只在第一系统电路模块上构成时钟屏蔽控制的，显示驱动电路概要的构成图。图28B只在第二系统电路模块上构成时钟屏蔽控制的显示驱动电路概要构成图。
具体实施例方式
以下根据附图，围绕本发明最佳实施方式详细说明。以下说明的实施形式并非是不当限定专利申请范围中记载的本发明内容。另外，以下阐述的构成并不是全部内容都是本发明必须的构成要素。
1.液晶装置液晶装置构成概要如图1所示。
液晶装置(广义指电光学装置、显示装置)10包含液晶面板(广义指显示板)20。
LCD(液晶显示)板20例如在玻璃衬底上形成。在该玻璃衬底上具有多个在Y方向排列，分别向X方向伸延的第一～第A(A为大于等于2的整数)扫描电极(栅极线)G1～GA；多个在X方向排列，分别向Y方向伸延的第一～第B(B为大于等于2的整数)信号电极(源极线)S1～SB排列。
对应于第K(1≤K≤A，K为整数)扫描电极GK和第j(1≤j≤B，j为整数)信号电极Sj的交叉位置，排列像素(像素区域)。该像素包括TFT(广义指像素开关元件)22jk。
TFT22jk的栅电极与第K扫描电极GK连接。TFT22jk的源电极与第j信号电极SJ连接。TFT22jk的漏电极与液晶容量(广义指液晶元件)24jk的像素电极26jk连接。
在液晶容量24jk上，与像素电极26jk对置的(对置)电极28jk之间，封装液晶而形成的，通过这些电极之间外加电压，能够使像素穿透率产生变化。在对置电极28jK供给对置电极电压Vcom。
液晶装置10可以包含信号驱动器30。作为信号驱动器30，能用于以下实施方式中的显示驱动电路。信号驱动器30根据灰阶数据，驱动LCD面板20的第一～第B信号电极S1～SB。
液晶装置10可以包含扫描驱动器32。扫描驱动器32在一个垂直扫描时间内，按顺序驱动液晶显示板20的第一～第A扫描电极G1～GA。
液晶装置10可以包含电源电路34。电源电路34生成信号电极驱动所必须的电压，供给到信号驱动器30。另外，电源电路34生成扫描电极驱动所必要的电压，供给到扫描驱动器32。
液晶装置10可以包含未图示的公共电极驱动电路。公共电级驱动电路供给由电源电路34生成的对置电极电压Vcom，将该对置电极电压Vcom输出给液晶显示板20的对置电极。
液晶装置10可以包含液晶显示控制器36。液晶显示控制器36根据无图示的中央处理装置(Central Processing Unit以下缩略为CPU)等主机设定的内容，控制信号驱动器30、扫描驱动器32以及电源电路34。例如，液晶显示控制器36对于信号驱动器30及扫描驱动器32，进行工作状态设定和供给内部生成的垂直同步信号和水平同步信号，对电源电路34进行极性倒相时间的控制。
另外，在液晶装置10中，例如从无图示的主机开始，以像素为单位，顺序输入RGB各色6位的、合计18位的灰阶数据。信号驱动器30锁存该灰阶数据，驱动第一～第B信号电极S1～SB。
另外，在这里，用TFT型液晶装置说明液晶装置10，液晶装置10也可以是单纯矩阵型液晶装置。
另外，在图1中，液晶装置10的组成虽然包括扫描驱动器32、电源电路34、公共电极驱动电路或者液晶显示控制器36，但其中至少有1个设置在液晶装置10的外部也可成立。或者在液晶装置10中，也可以包含主机。
另外，至少还可以在液晶显示板20的玻璃衬底上形成信号驱动器30。也就是说，也可以让形成LCD板20的上述像素的像素形成区域和信号驱动器30形成在同一玻璃衬底上。如图2所示，还可以与信号驱动器30一起，将扫描驱动器32设在该玻璃衬底上。
2.信号驱动器下面对图1或者图2所示的信号驱动器30进行说明。
信号驱动器30的构成概要如图3所示。
信号驱动器30包括移位寄存器部分40、线锁存电路42、DAC电路44、信号电极驱动电路46。
向移位寄存器部分40，串行输入灰阶数据DATA。更具体地说，根据与时钟信号CLK同步移位的允许数据信号EIO，接收灰阶数据DATA。其结果，例如，在移位寄存器部分40中，存储对应于一个水平扫描时间的灰阶数据。
在图3中，对移位寄存器部40输入的移位信号SHL是规定移位寄存器移位方向的信号。也就是说，移位寄存器部分40根据移位信号SHL电平，能转换移位方向。所以，根据信号驱动器30安装状态，在信号驱动器30与驱动对象的液晶显示板20之间的信号电极位置关系变化时，更改移位信号SHL电平，能够使两者连接的布线长度达到最佳化。另外，向移位寄存器部分40输入的复位信号XRES是将内部各电路初始化的信号。进一步，水平同步信号Hsync是规定水平扫描时间的信号。例如，因使用了水平同步信号Hsync，能够对水平扫描周期内进行移位的移位寄存器内部状态进行初始化。
线锁存电路42利用闩锁脉冲信号LP，锁存移位寄存器部分40′的所接收的灰阶数据。
DAC(Digital-to-Analog Converter数模转换器)电路44在每一个信号电极上生成对应于被线锁存电路42锁存的灰阶数据的驱动电压。例如，这样的DAC电路44以信号电极单位，读取被线锁存电路42锁存的灰阶数据，从多值的驱动电压中选择对应于灰阶数据译码结果的驱动电压。
信号电极驱动电路46包括分别对应第一～第B信号电极S1～SB，连接电压输出器的计算放大器电路。并且，通过输入DAC电路44生成的驱动电压的该计算放大器电路来驱动各信号电极。
可是，信号驱动器30必须驱动的信号电极很多。所以，如图4A所示，信号驱动器30形状一般为信号电极排列方向长，与该排列方向交叉的方向短。在这样的信号驱动器30中，用于供给灰阶数据的灰阶总线不得不在信号驱动器30的长边方向加长。例如，为了缩小向各信号电极布线的长度差，或在中央部分设各种控制所必须的控制电路，如图4B所示，可从信号驱动器30的中央部分附近，面向各信号电极进行灰阶总线的布线。但是，即使在这种情况下，也不会改变由于信号电极数的增加，而在信号驱动器的长方向增加长度的倾向。
象这样的驱动负载大的灰阶总线时，功率消耗大，装在携带式机器上就成了问题。另外，即使利用高精度工艺等，将元件间距和布线间距变窄，也将因显示板尺寸增大的趋势，而不能大幅度减少伴随灰阶总线驱动带来的功率消耗。
因此，适用于信号驱动器30的显示驱动电路在向灰阶总线提供串行输入的灰阶数据时，能够只驱动必须驱动的部分，因此可减少功率的浪费。
适用于信号驱动器的显示驱动电路移位寄存器部分的构成概要如图5所示。
另外，在这里，加上各电路连接关系，示出布图设计模式图。也就是说，在图5中示出沿着信号电极排列方向的信号驱动器长方向形成移位寄存器部分40的状态。
移位寄存器部分40包含被分割成多个按多个像素单位划分的移位寄存器(Shift Register移位寄存器以下缩写为SR)模块BLK1～BLKM+N(M、N为正整数)。以下为了简化说明，设移位寄存器部分40的各SR模块划分为4个像素单位划，移位寄存器部分40为含SR模块BLK1～BLK8(也就是说M＝N＝4)部分的。意思就是，例如，SR模块BLK1将每一个像素由18位构成的灰阶数据(例如D01)以4像素为单位(D01～D31)锁存并输出。
移位寄存器部分40存储的灰阶数据由数据输入控制电路50进行输入控制。数据输入控制电路50若开始一个水平扫描时段，例如，按顺序，向SR模块BLK1～SR模块BLK8提供以像素单位串联输入的灰阶数据，如果结束一个水平扫描单位时间段的灰阶数据的接受，就能立即固定向SR模块BLK1～BLK8的灰阶数据输出，抑制无用功率消耗。这样的数据输入控制电路50沿信号驱动器30长边方向基本上配置在中央部分。
也就是说，SR模块BLK1～BLK4(即M＝4)以数据输入控制电路50为基准，配置在右(广义指第一方向)侧区域内。SR模块BLK5～BLK8(即N＝4)以数据输入控制电路50为基准，配置在左(广义指与第一方向相反的第二方向)侧区域内。
关于信号驱动器30长方向，以允许数据信号EIO0的形式向SR模块BLK1输入基本上从中央部分输入的允许数据信号EIO。
SR模块BLKi(1≤i≤8)将允许数据信号EIOi-1(第(i-1)的允许数据信号)与时钟信号CLK同步移位，输出给与左方向邻接配置的SR模块BLKi+1。以允许数据信号EIOi(第i允许数据信号)的形式输出由SR模块BLKi移位输出的允许数据信号。
在第i-1允许数据信号EIOi-1及内部，SR模块BLKi基于第i-1允许数据信号EIOi-1移位后的允许数据信号，锁存第i灰阶数据DATAi。例如，在SR模块BLK1中，与时钟信号CLK同步，并将第0允许数据信号EIO0移位的同时，根据各允许数据信号，与各段位时间同步锁存串联输入的第一灰阶数据DATA1。这样做，SR模块BLK1能够锁存4个像素部分的灰阶数据。另外，SR模块BLK1在时钟信号CLK下一个时间，移位输出第一允许数据信号EIO1。
另外，从SR模块BLK8移位输出的第八允许数据信号EIO8输入给数据输入控制电路50。因此，能够使数据输入控制电路50与第0允许数据信号EIO0同步，向SR模块BLK1输出第一灰阶数据DATA1，开始灰阶数据的传输，并可以根据第八允许数据信号EIO8，结束灰阶数据的传输。所以，输出SR模块SLK1-BLK8接收的第一～第八灰阶数据DATA1-DATA8输入时的灰阶数据，在不接收其它灰阶数据的期间内，通过固定灰阶数据的输出，消除不必要的灰阶数据的驱动，能够降低功率消耗。
另外，移位寄存器部分40分别对应于SR模块BLK1-BLK8，包括第一～第八数据屏蔽电路521-528。第一～第四数据屏蔽电路521-524，以数据输入控制电路50为基准，在右侧区域，沿右侧方向按第四数据屏蔽电路524，第三数据屏蔽电路523、…、第一数据屏蔽电路521的顺序连接设置。即第四数据屏蔽电路524输出的第四灰阶数据DATA4，输入给第三数据屏蔽电路523；第三数据屏蔽电路523输出的第三灰阶数据DATA3输入给第二数据屏蔽电路522；第二数据屏蔽电路522输出的第二灰阶数据DATA2输入给第一数据屏蔽电路521。
另外，第五～第八数据屏蔽电路525～528以数据输入控制电路50为基准，在左侧区域，向左侧方向，按第五数据屏蔽电路525、第六数据屏蔽电路526、…、第八数据屏蔽电路528的顺序连接设置。也就是说，第五数据屏蔽电路525输出的第五灰阶数据DATA5输入给第六数据屏蔽电路526；第六数据屏蔽电路526输出的第六灰阶数据DATA6输入给第七数据屏蔽电路527；第七数据屏蔽电路527输出的第七灰阶数据DATA7输入给第八数据屏蔽电路528。
第一～第八数据屏蔽电路521-528将对提供的灰阶数据进行屏蔽控制后的第一～第八灰阶数据DATA1-DATA8输出到SR模块BLK1-BLK8。这里所谓的对灰阶数据的屏蔽控制是指进行固定来自该数据屏蔽电路输出的控制。在这样的屏蔽控制中，以屏蔽解除状态，将从数据屏蔽电路输入的灰阶数据原样输出，在屏蔽非解除状态下，来自数据屏蔽电路的输出被固定在逻辑电平“H”或“L”等上。
在图5中，由数据输入控制电路50输出的灰阶数据(第0灰阶数据DATA0)输入给第四数据屏蔽电路524。第四数据屏蔽电路524对第0灰阶数据DATA0进行屏蔽控制，并输出第四灰阶数据DATA4。第四灰阶数据DATA4输入给SR模块BLK4和第三数据屏蔽电路523。在第四灰阶数据DATA4向SR模块BLK4输入时，第三允许数据信号EIO3在移位输出时，锁存该灰阶数据。另一方面，第三数据屏蔽电路523对第四灰阶数据DATA4进行屏蔽控制，生成第三灰阶数据DATA3。第三灰阶数据DATA3输入给SR模块BLK3和第二数据屏蔽电路522。
因此，在第四及第三数据屏蔽电路524，523的屏蔽控制时间方面想办法，介于数据输入控制电路50，能够从第三数据屏蔽电路523，向串行输入的SR模块BLK3作为第三灰阶数据DATA3，提供灰阶数据。
第二及第一数据屏蔽电路522和521也一样。但是，在第一数据屏蔽电路521生成的第一灰阶数据DATA1只提供给SR模块BLK1。
在图5中，由数据输入控制电路50输出的灰阶数据(第0灰阶数据DATA0)输入给第五数据屏蔽电路525。第5数据屏蔽电路525对第0灰阶数据DATA0进行屏蔽控制，输出第五灰阶数据DATA5。第五灰阶数据DATA5输入给SR模块BLK5和第六数据屏蔽电路526。当第五灰阶数据DATA5输入给SR模块BLK5时，在第四允许数据信号EIO4被移位输出时，锁存该灰阶数据。另一方面，第六数据屏蔽电路526对第5灰阶数据DATA5，进行屏蔽控制，生成第六灰阶数据DATA6。第六灰阶数据DATA6输入给SR模块BLK6和第七数据屏蔽电路527。
第七及第八数据屏蔽电路527和528也一样。但是，在第八数据屏蔽电路528生成的第八灰阶数据DATA8只供给SR模块BLK8。
可是，在图5中，在以数据输入控制电路50为基准的右侧区域，向右侧方向传输基于向左方向移位的允许数据信号而锁存的第一～第四灰阶数据。以此，SR模块BLK1-BLK4根据允许数据信号模块单位的移位时间，能按第一数据屏蔽电路521、第二数据屏蔽电路522、…、第四数据屏蔽电路524的顺序，将其输出的灰阶数据屏蔽处于非解除状态(固定输出)。因此，考虑各SR模块移位时间，顺序只驱动需要驱动的提供灰阶数据的灰阶总线部分，就能大幅度地抑制驱动所带来的功率浪费。
另外，在以数据输入控制电路50为基准的左侧区域，向左方向传输基于向左方向移位的允许数据信号而锁存的第五～第八灰阶数据。所以，SR模块BLK5-BLK8根据允许数据信号模块单位的移位时间，能按第五数据屏蔽电路525、第六数据屏蔽电路526、…、第八数据屏蔽电路528的顺序，将其输出的灰阶数据屏蔽处于解除状态。因此，考虑各SR模块移位时间，对供给灰阶数据的灰阶总线驱动是按顺序从需要的部分开始驱动，能够大幅度抑制驱动所带来的功率浪费。
另外，在图5中，采用灰阶数据屏蔽控制能达到低耗电效果，可是在信号电极排列方向上设置，公同连接到各SR模块上的控制信号及其他总线也可以通过进行同样的屏蔽控制来达到低能耗效果。
以下，更具体地对构成加以说明。
2.1第一实施方式在第一实施方式中的显示驱动电路移位寄存器部分构成概要如图6所示。
另外，与图6所示的移位寄存器部分相同部分加同样符号，适当省略说明。
在第一实施方式中的显示驱动电路可用于图3所示的信号驱动器。这时，图6的移位寄存器部分相当于图3的移位寄存器部分40。
在图6中，分别对应第一～第八数据屏蔽电路521～528，设置第一～第八数据屏蔽控制电路541～548。第一～第八数据屏蔽控制电路541～548生成第一～第八数据屏蔽控制信号DM1-DM8。第一～第八数据屏蔽电路521～528基于第一～第八数据屏蔽控制信号DM1-DM8，进行灰阶数据屏蔽控制，并输出第一～第八灰阶数据DATA1～DATA8。
以数据输入控制电路50为基准，在右侧区域，能形成包括SR模块的第一系统列第一～第四电路模块。另外，在以数据输入控制电路50为基准的左侧区域，能形成包括SR模块的第二系统列第五～第八电路模块。第一及第二系统如上所述，屏蔽控制方法不同，数据屏蔽控制生成方法也不同。
2.1.1第一系统在第一实施方式中的第一系统列的电路模块构成概要如图7所示。
这里，示出第a(1≤a≤M(＝4)，a为整数)电路模块60a。第a电路模块包括SR模块BLKa、第a数据屏蔽电路52a以及第a数据屏蔽控制电路54a。
第a数据屏蔽控制电路54a基于从SR模块BLKa移位输出的允许数据信号EIOa(第a允许数据信号)生成第a数据屏蔽控制DMa。
第a数据屏蔽电路52a通过第a数据屏蔽控制信号DMa，生成对第(a+1)灰阶数据DATAa+1进行屏蔽控制的第a灰阶数据DATAa。
由于这样的构成，在第一系统中，第一～第四数据屏蔽电路521～524能按顺序，由屏蔽解除状态设定成非解除状态。
这样屏蔽控制的第a灰阶数据DATAa在SR模块BLKa中，按第(a-1)允许数据信号EIOa-1进行移位的时间闩锁。并且从SR模块BLKa读取4像素分的灰阶数据，被线闩闩锁。其后，产生对应闩锁的灰阶数据驱动电压，由信号电极驱动电路输出。
2.1.2第二系统第一实施方式的第二系统电路模块构成概要如图8所示。
这里示出第b(M+1(＝5)≤b≤M+N(＝8)、b为整数)电路模块60b。第b电路模块包括SR模块BLKb、第b数据屏蔽电路52b及第b数据屏蔽54b。
第b数据屏蔽控制电路54b基于从SR模块BLKb-1移位输出的允许数据信号EIOb-1(第(b-1)允许数据信号)，生成b数据屏蔽控制信号DMb。
第b数据屏蔽电路52b通过第b数据屏蔽控制信号DMb，生成对第(b-1)灰阶数据DATAb-1进行屏蔽控制的第b灰阶数据DATAb。
通过这样的构成，在第二系统中，第五～第八数据屏蔽电路525～528对前段的灰阶数据的顺次屏蔽，从非解除状态设定成解除状态。
这样被屏蔽控制的第b灰阶数据DATAb在SR模块BLKb中，在第(b-1)允许数据信号EIOb-1移位的时间被锁存。并且，从SR模块BLKb读取4像素步部分灰阶数据，被线锁存电路锁存。其后，生成与被锁存的灰阶数据相对应的驱动电压，由信号电极驱动电路输出。
2.1.3定时例图9给出了图6所示的显示驱动电路灰阶数据存储时间的一个示例。
向SR模块BLK1～BLK8输入第0～7允许数据信号EIO0～EIO7。在各SR模块中，移位输入的允许数据信号，对邻接的SR模块按顺序输出允许数据信号。在各SR模块内，在移位的允许数据信号下降的边缘，锁存被输入的灰阶数据。
数据输入控制电路50配合第0允许数据信号EIO0输入时间，向第四及第五数据屏蔽电路524和525输出灰阶数据。第四数据屏蔽电路524因为被设定成屏蔽解除状态，将输入的灰阶数据原样输出给第三数据屏蔽电路523。同样通过第三、第二及第一数据屏蔽电路523、522、521输出的灰阶数据，作为第一灰阶数据DATA1，输出给SR模块BLJK1。在SR模块BLK1中，按顺序接收4像素部分的灰阶数据。
另一方面，第五数据屏蔽电路525因为设定成屏蔽非解除状态，所以形成其输出固定在逻辑电平“L”位的状态，在第六数据屏蔽电路526以后，不能供给来自数据输入控制电路50的灰阶数据。
关于和接续的SR模块BLK2对应的灰阶数据，直到第二数据屏蔽电路522为止，与上述相同。第一数据屏蔽控制电路541基于从SR模块BLK1移位输出的第一允许数据信号EIO1，生成第一数据屏蔽控制信号DM1。并且，第一数据屏蔽电路521在下一个允许数据信号移位时间选择以后，使用第一数据屏蔽控制信号DM1，将其输出固定于逻辑电平“L”位。
同样，第三及第四数据屏蔽电路523和524，按顺序将其输出固定于逻辑电平“L”位。
其结果如图9所示，第一系统的第一～第四灰阶数据DATA1～DATA4如下所述。
第一灰阶数据DATA1仅在被SR模块BLK1接收为止这段时间里解除屏蔽，其后，将屏蔽设定成非解除状态。第二灰阶数据DATA2只在被SP模块BLK1、BLK2接收为止的期间内解除屏蔽，然后设定成屏蔽非解除状态。第三灰阶数据DATA3只在被SP模块BLK1～BLK3接收为止的期间内，屏蔽被解除，其后，设定成屏蔽非解除状态。第四灰阶数据DATA4只在被存储到SP模块BLK1～BLK4为止的期间里，屏蔽被解除，其后，屏蔽设定成非解除状态。
若从SR模块BLK4移位输出第四允许数据信号EIO4，则在第五数据屏蔽控制电路545中，生成的第五数据屏蔽控制电路DM5，设定第五数据屏蔽电路525输出的屏蔽为解除状态。这时，从数据输入控制电路50输入对应于SR模块BLK5的灰阶数据。因此，SR模块BLK5能够锁存第五灰阶数据DATA5。但是在这个时间点上，第六数据屏蔽电路526的输出为保持屏蔽在非解除状态不变。
然后，如果丛SR模块BLK5开始移位输出第五允许数据信号EIO5，通过第六屏蔽电路1206生成的第六时钟屏蔽控制信号DM6，设定第6时钟屏蔽电路1186的输出屏蔽定成解除状态。由数据输入控制电路50输入对应于SR模块BLK6的灰阶数据。所以，SR模块BLK6能够闩锁第六灰阶数据DATA6。但是，在这间点上，第七数据屏蔽电路527的输出的屏蔽一直保持在非解除状态。
同样，在SR模块BLK7和BLK8中，依次锁存第七及第八灰阶数据DATA7和DATA8。
其结果如图9所示，第二系统的第五～第八灰阶数据DATA5～DATA8如下所示。
第八灰阶数据DATA8只在被SR模块BLK8接收为止的期间内被解除屏蔽，此后，设定屏蔽为非解除状态。第七灰阶数据DATA7只在被SR模块BLK7、BLK8接收为止的期间里，屏蔽被解除，其后，设定屏蔽为非解除状态。第六灰阶数据DATA6只在被SR模块BLK6～BLK8接收为止的期间里，屏蔽被解除，其后，设定屏蔽为非解除状态。第五灰阶数据DATA5只在被SR模块BLK5～BLK8接收为止的期间里，屏蔽被解除，其后，设定屏蔽为非解除状态。
2.1.4对比例在这里举一个对比例，说明上述第一实施方式的效果。
图10A示出的对比例中所列举的一个移位寄存器部分的构成。
在对比例中的移位寄存器部分70中，将允许数据信号EIO移位，基于被移位的允许数据信号，按顺序接收共同连接到各触发器的灰阶总线上的灰阶数据。
对比例的移位寄存器部分工作时间例如图10B所示。
在灰阶总线上，以象素单位串行提供灰阶数据。因此，各触发器在允许数据信号EIO每次移位时，将依次接收灰阶总线上的灰阶数据。
可是，如图10A所示，灰阶总线与移位寄存器部分70的各触发器公共连接。因此，在一个水平扫描周期的灰阶数据锁存结束为止，根据必须保持的灰阶数据值，灰阶总线需反复进行逻辑电平“H”，“L”的驱动。也就是说，虽然第一个象素灰阶数据锁存结束，已不需要向第一个象素触发器连接的灰阶总线进行驱动，但是还是驱动至一个水平扫描周期的最终象素灰阶数据锁存结束为止。
与此相反，在本发明的第一实施方式中，如图9所示，在第一系统中，对不需要的部分不进行驱动，在第二系统中，从需要的部分开始驱动，因此能够大幅度减少因灰阶总线驱动所带来的功率消耗。
2.1.5详细的电路构成例第一实施方式中的显示驱动电路移位寄存器部分详细构成例整体框图如图11所示。
移位寄存器部分90相当于图3所示的移位寄存器部分40。该移位寄存器部分90包括图7所示的构成第一系统的第一～第四电路模块601～604；图8所示的构成第二系统的第五～第八电路模块605～608。
移位寄存器部分90输入移位信号SHL，供给第一～第八电路模块601～608。第一～第八电路模块601～608基于移位信号SHL的逻辑电平，将移位方向转换成第一或者第二方向。
基于输入给移位寄存器部分90输入的水平同步信号Hsync，进行第一～第八电路模块601～608触发器初始化。另外，基于移位寄存器部分90输入的复位信号XRES，将第一～第八电路模块601～608内部状态初始化。
输入给移位寄存器部分90的灰阶数据由数据输入控制电路50控制其输出。数据输入控制电路50具有数据端D与电源电位连接的触发器，由反相输端XQ控制灰阶数据DATA的输出。该触发器根据移位信号SHL，允许数据信号EIO8或者基于允许数据信号EIO8锁存数据端子D的电平。
在这里，是将输入给第一电路模块601的第0允许数据信号EIO0移位，并由第八电路模块608移位输出第八允许数据信号EIO8。另外，将输入给第八电路模块608的允许数据信号EIO0移位，由第一电路模块601移位输出允许数据信号EIO8，第一～第八电路模块601～608移位信号SHL在第一电平时，将允许数据信号移位到第一方向；在第二电平时，将允许数据信号移位到第二方向。
图12表示第一电路模块中包括的SR模块电路的一个构成示例。
第一～第八电路模块601～608中包括的SR模块，可以全部能设计成同一种构成。实际上，虽然每一个象素都是由18位构成的，但如图12中所示，以象素电位的简化电路。
SR模块100包括以象素单位设置的灰阶数据保持部分1020～1023。灰阶数据保持部分102i(0≤i≤3，I为整数)包括锁存电路104i-1、104i-2、106i-1及106i-2。各锁存电路是电平锁存电路；在由C端子输入的信号逻辑电平为“H”的时间内，使从D端子输入的信号由M端子输出，在C端子输入的信号逻辑电平变成“L”的时点保持D端逻辑电平。
在灰阶数据保持部分102i中，锁存电路104i-1的M端子与锁存电路104i-2的D端子连接，并且，锁存电路104i-1的M端子输入到选择器电路108i另一组输入端子。
由输入端子EI1向灰阶数据保持部分1020的锁存电路1040-1的D端子输入的允许数据信号如图12所示，时钟信号CLK的每半个周期，在各锁存电路保持中保存一次，最终从灰阶数据保持部分1023的锁存电路1043-2的M端子输出。
另外，在灰阶数据保持部分102i中，锁存电路106i-1的M端子与锁存电路106i-2的D端子连接。并且，闩锁电路106i-1的M端子可输入到选择器电路108i的另一个输入端子。
如图12所示，从输入端子EI2由灰阶数据保持部分1023的锁存电路1063-1的D端子输入的允许数据信号，在时钟信号CLK的每半周期，被各锁存回路保持一次，最终由灰阶数据保持部分1020的锁存电路1060-2的M端子输出。
选择器电路1080～1083，在移位信号SHL逻辑电平为“H”时，选择来自闩锁电路1060-1～1063-1的M端子的输出；在移位信号SHL逻辑电平在“L”时，选择来自闩锁电路1040-1～1043-1的M端子的输出。选择器电路1080～1083的输出与灰阶数据闩锁电路1100～1101的C端子连接。在灰阶数据闩锁电路1100～1101的端子上连接提供灰阶数据DATA的灰阶总线，输出由其M端子保持的灰阶数据D0～D3。
因此，SR模块在时钟信号CLK的每半周期里，进行允许数据信号的移位，再根据被移位的允许数据信号，保持灰阶总线上的灰阶数据。
另外，在第二系统中的各电路模块的SR模块中也能够实现与图12同样的构成。
图13表示数据屏蔽控制电路及数据屏蔽电路的电路构成例。
这里所示的是第一系统的第二数据屏蔽电路541和第二数据屏蔽电路522的构成例，但是，用第一系统的其他数据屏蔽控制电路，其他的数据屏蔽电路，或者用第二系统的电路都能实现同样的构成。
在第二数据屏蔽控制电路542中，根据移位信号SHL逻辑电平，将由SR模块BLK2、BLK3中任意一个移位输出的允许数据信号，根据倒相移位信号SHL的倒相移位信号XSHL，将相位反转，输入给触发器FF2的C端子。触发器FF2的D端子与电源电位Vdd连接，R端子输入水平同步信号Hsync。来自触发器FF2的Q端子的输出根据倒相移位信号XSL，使相位反转，作为第二数据屏蔽控制信号DM2输出。
在第二数据屏蔽电路522中，取第三灰阶数据DATA3和第二数据屏蔽控制信号DM2的逻辑积，作为第二灰阶数据DATA2输出。
这样一来，第二数据屏蔽控制电路542根据移位方向，通过来自SR模块BLK2、BLK3中的任意一个移位输出的允许数据信号，设置触发器FF2，在该水平扫描期间，其后，通过第二数据屏蔽电路522，能对第三灰阶数据DATA3的屏蔽设定在非解除状态。
图14示出了第一系统电路模块工作时限的一个示例。
如果输入允许数据信号EIO，并以象素单位，依次输入灰阶数据DATA，则数据输入控制电路50对第四及第五电路模块604、605，输出第0灰阶数据DATA。
若着眼于第一～第四电路模块601～604，例如，设允许数据信号EIO为第0允许数据信号EIO0，从第一电路模块601向第四电路模块604方向移位，这样，第二数据屏蔽电路521在移位输出第一允许数据信号EIO1为止的时间里，将第一灰阶数据DATA1的屏蔽设定成解除状态，如果移位输出第一允许数据信号EIO1，那么就把第一灰阶数据DATA1的屏蔽设定在非解除状态(T1)。
同样，第二电路模块602的第二数据屏蔽电路522在移位输出第二允许数据信号EIO2为止的时间里，第二灰阶数据DATA2的屏蔽都处在解除状态，若移位输出第二允许数据信号EIO2，就会把第二灰阶数据DATA2的屏蔽设定在非解除状态(T2)。
无论是第三及第四电路模块603、604都同样进行上述的屏蔽控制。这样，第一～第四数据屏蔽电路521～524在移位输出第一～第四允许数据信号EIO1～EIO4为止的时间里，设定第一～第四灰阶数据DATA1～DATA4的屏蔽处于解除状态。如果移位输出第一～第四允许数据信号EIO1～EIO4，则把第一～第四灰阶数据DATA1～DATA4的屏蔽设定成非解除状态(T1～T4)。所以只要在需要供给灰阶数据的时间里驱动总线就行，因此，能大幅度减少不必要的功率消耗。
第二系统工作时限一个示例如图15所示。
若输入允许数据信号EIO，并以象素单位，依次输入灰阶数据DATA，则数据输入控制电路50对第四及第五电路模块604和605输出第0灰阶数据DATA0。
下面，围绕第二系统的第五～第八电路模块605～608从第五电路模块605，把从第四电路模块604移位输出的第四允许数据信号EIO4，向第八电路模块604方向移位的情况进行说明。
第五数据屏蔽电路525在第四允许数据信号EIO4移位输出之后，使第0灰阶数据DATA0的屏蔽处于解除状态，输出第五灰阶数据DATA5，至少在输出第八允许输出数据信号EIO8为止的时间里(在图15中是到一个水平扫描期间结束为止)，维持屏蔽的解除状态(T5)。
同样，第六电路模块606的第六数据屏蔽电路526移位输出第五允许数据信号EIO5之后，使第五灰阶数据DATA5的屏蔽处于解除状态，并输出第六灰阶数据DATA6，至少到输出第八允许数据信号EIO8为止的时间里(在图15中是到一个水平扫描期间结束为止)，维持屏蔽的解除状态(T6)。
第七及第八电路模块607、608也同样进行上述的屏蔽控制。这样，第五～第八数据屏蔽电路525～528移位输出第四～第七允许数据信号EIO4～EIO7之后，使第0灰阶数据DATA0第五～第七灰阶数据DATA5～DATA7的屏蔽处于解除状态，输出第五～第八灰阶数据DATA5～DATA8，至少到输出第八允许数据信号EIO8为止的这段时间里(在图15中是到一个水平扫描期间结束为止)，维持屏蔽的解除状态(T5～T8)。因此，可只在需要供给灰阶数据的时间里驱动总线。所以，能大幅减少不必要的功率消耗。
另外，不必通过数据输入控制电路50，对一个水平扫描期间(1H)全过程进行灰阶数据驱动。即，可以在移位输出第八允许数据信号EIO8之后，到下一次水平扫描期间开始之前，不用驱动灰阶数据，进而减少这一部分的功率消耗。
2.2第二实施方式在第一实施方式中，对于各SR模块输入的灰阶数据，进行了屏蔽控制，但是，不仅限于此，也可以在第二实施方式中，对于供给各SR模块的灰阶数据及时钟信号进行屏蔽控制。
在第二实施方式中的显示驱动电路移位寄存器部分构成概要如图16所示。
但是，在与图6所示的第一实施方式显示驱动电路移位寄存器部分相同的部分标记相同符号，省略适当说明。该第二实施方式中的显示驱动电路能用于图3所示的信号驱动器。在这种情况下，图16的移位寄存器部分相当于图3的移位寄存器部分40。
在图16中，首先分别对应于第一～第八数据屏蔽电路521-528，设置第一～第八时钟屏蔽电路1181～1188。另外，分别对应于第一～第八数据屏蔽电路521～528，设第一～第八屏蔽控制电路1201～1208。
第一～第八屏蔽控制电路1201～1208与第一实施方式中的第一～第八数据屏蔽控制电路541～548具有同样的功能，并且已能生成第一～第八时钟屏蔽控制信号CM1～CM8。第一～第八同步屏蔽电路1181～1188基于第一～第八时钟掩模控制信号CM1～CM8生成进行屏蔽控制的第一～第八时钟信号CLK1-CLK8。
另外，与图6一样，第一～第八时钟屏蔽电路1181～1188的屏蔽控制方法将因时钟输入控制电路124设在基准的右侧还是设在左侧而使屏蔽控制方法不同，时钟屏蔽控制信号的生成方法也不一样。因此，对时钟信号CLK的屏蔽控制也能够象图7及图8那样，分成第一及第二系统进行控制。
2.2.1第一系统第二实施方式的第一系统电路模块构成概要如图17所示。
这里，在与图7所示的第一系统电路模块60a(1≤a≤M(＝4)、a为整数)相同的部分标记同样的符号，适当省略说明。
第二实施方式中的第一系统的电路模块130a与第一实施方式中的第一系统电路模块60a的不同之处在于包括了第a时钟掩蔽控制电路132a和第a时钟屏蔽控制电路118a。
第a时钟控制屏蔽电路132a根据由SR模块BLKa移位输出的允许数据信号EIOa(第a允许数据信号)，生成第a时钟掩蔽控制信号CMa。
第a时钟屏蔽电路118a，通过第a时钟屏蔽控制信号CMa生成对第(a+1)时钟信号CLKa+1进行屏蔽控制的第a时钟信号CLKa。
2.2.2第二系统图18示出第二系统实施方式中的第二系统的电路模块构成概要。
在与图8所示的第二系统电路模块60b(M+1(＝5)≤b≤M+N(＝8)，b为整数)相同的部分标记相同符号，酌情省略说明。
第二实施方式中的第二系统的电路模块130b，与第一实施方式中的第一系统的电路模块60b不同之处在于具有第b时钟屏蔽控制电路132b和第b时钟屏蔽电路118b。
第b时钟屏蔽控制电路132b是基于从SR模块BLKb-1，移位输出的允许数据信号EIOb-1(第(b-1)允许数据信号)，生成第b时钟屏蔽控制信号CMb。
第b时钟屏蔽电路118b根据第b时钟屏蔽控制信号CMb，生成对第(b-1)时钟信号CLKb-1进行屏蔽控制的第b时钟信号CLKb。
2.2.3时限举例图16所示的显示驱动电路灰阶数据接收时间一例如图19所示。
因数据屏蔽控制与图9相同，这里省略其说明，仅阐明以下的时钟屏蔽控制。
在SR模块BLK1～BLK8中输入第0～第七允许数据信号EIO0～EIO7。在各SR模块，将被输入的允许数据信号移位，向邻接的SR模块依次输出允许数据信号。在SR模块内，在移位的允许数据信号下降边缘，锁存被输入的灰阶数据。
在时钟输入控制电路124中，输入规定允许数据信号移位时间的时钟信号CLK。时钟输入控制电路124在灰阶数据接收期间内(例如输入第0允许数据信号EIO0之后，到输出第八允许数据信号EIO8为止的这段时间)，对第四及第五时钟屏蔽电路1184和1185输出第0时钟信号CLK0。
第四时钟屏蔽电路1184设定成屏蔽解除状态，被输入的同步信号直接输出给第三时钟屏蔽电路1183。同样，把通过第二及第一时钟屏蔽电路1182和1181输出的时钟信号作为第一时钟信号CLK1，输出给SR模块BLK1。在SR模块BLK1中，与第一时钟信号CLK1同步，移位第0允许数据信号EIO0，接收灰阶数据。
另一方面，第五时钟屏蔽电路1185设定成屏蔽非解除状态，变为在逻辑电平“L”位固定其输出的状态。这样，在第六时钟屏蔽电路1186以后，不再提供来自时钟输入控制电路124的时钟信号。
到第二时钟屏蔽电路1182为止，与接续的SR模块BLK2相对应的同步信号都与上述相同。基于从SR模块BLK1移位输出的第一允许数据信号EIO1，第一屏蔽控制电路1201在第一数据屏蔽控制信号DM1之外，还生成第一时钟屏蔽控制信号CM1。并且，第一时钟屏蔽电路1181在下一个允许数据信号移位的时限之后，使用第一时钟屏蔽控制信号CM1，在逻辑电平“L”位固定其输出。
同样，第三及第四时钟屏蔽电路1183和1184在依次将其输出固定于逻辑电平“L”。
其结果，如图19所示，第一系统的第一～第四时钟信号CLK1～CLK4变化如下。
第一时钟信号CLK1只在到被SR模块BLK1接收为止的时间内解除屏蔽，其后，设定成屏蔽非解除状态。第二时钟信号CLK2只在被SR模块BLK1，BLK2接收为止的时间内被解除屏蔽，其后，设定屏蔽为非解除状态。第三时钟信号CLK3只在被SR模块BLK1～BLK3接收为止的时间内被解除屏蔽，其后，将屏蔽设定成非解除状态。第四时钟信号CLK4只在到被SR模块BLK1～BLK4接收为止的时间内被解除屏蔽，其后将屏蔽设定成非解除状态。
若从SR模块BLK4移位输出第四允许数据信号EIO4的话，则可由在第五屏蔽控制电路1205中生成的第五时钟屏蔽控制信号CM5，将第5时钟屏蔽电路1185输出的屏蔽设定成解除状态。所以SR模块BLK5基于被解除屏蔽并被输出的第五时钟信号CLK5，通过移位的允许数据信号能锁存第五灰阶数据DATA5。但是，在这时，第六时钟屏蔽电路1186的输出仍然保持屏蔽的非解除状态。
然后，若从SR模块BLK5移位输出允许数据信号EIO5的话，则通过在第六屏蔽控制电路1206中生成的第六时钟屏蔽控制信号CM6，将第六时钟屏蔽电路1186的输出屏蔽设定成解除状态。这时可以从时钟输入控制电路124，通过被设定成解除状态的第五时钟屏蔽电路1185，根据对应于SR模块BLK6的第六时钟信号CLK6，能锁存第六灰阶数据DADT6。但是，在这时，第七时钟屏蔽电路1187的输出仍然包保持在非解除屏蔽状态下。
同样，在SR模块BLK7和BLK8中，基于第七及第八时钟信号CLK7和CLK8，按顺序锁存第七及第八灰阶数据DADT7和DADT8。
其结果如图19所示，第二系统的第五～第八时钟信号CLK5～CLK8呈如下状态。
第八时钟信号CLK8只在SR模块BLK8接收灰阶数据为止这段时间内被解除屏蔽，其后，设定屏蔽为非解除状态。第七时钟信号CLK7只在SR模块BLK7和BLK8接收灰阶数据为止的这段时间被解除屏蔽，其后，设定屏蔽为非解除状态。第六时钟信号CLK6只在SR模块BLK6～BLK8接收灰阶数据为止的这段时间被解除屏蔽，其后，设定屏蔽为非解除状态。第五时钟信号CLK5只在SR模块BLK5～BLK8接收灰阶数据为止的时间内被解除屏蔽，其后，设定屏蔽为非解除状态。
2.2.4详细电路构成例第二实施方式的显示驱动电路移位寄存器部分详细构成例整体框图如图20所示。
在与图11所示的第一实施方式中的显示驱动电路移位寄存器部分90相同部分标记相同的符号，酌情省略说明。
移位寄存器部分140相当于图3所示的移位寄存器部分40。该移位寄存器部分140包括图17所示的构成第一系统第一～第四电路模块1301～1304和图18所示的构成第二系统第五～第八电路模块1305～1308。
时钟输入控制电路124通过数据端子D与电源电位连接的触发器倒相输出端子XQ输出的信号，控制时钟信号CLK的输入。
数据屏蔽控制电路、数据屏蔽电路、同步控制电路及时钟屏蔽电路的电路构成例如图21所示。
这里示出构成例有第一系统的第二数据屏蔽控制电路542、第二数据屏蔽电路522、第二时钟屏蔽控制电路1322及第二时钟屏蔽电路1182。第二屏蔽控制电路1202包括第二数据屏蔽控制电路542和第二时钟屏蔽控制电路1322。因为与图13所示的第二数据屏蔽控制电路542及第二数据屏蔽电路522相同，所以这里省略说明。
其中，第二时钟屏蔽控制电路1322使用第二数据屏蔽控制电路542的触发器FF2的Q端子输出，并生成第二时钟屏蔽控制信号CM2。因此，第二时钟屏蔽控制电路1322包括触发器FF3，FF4。触发器FF2的Q端子连接到触发器FF3和FF4的D端子。由触发器FF3的C端子输入第三时钟信号CLK3的倒相信号。触发器FF4的C端子输入第二时钟信号CLK2。这样，数据屏蔽的时间与时钟屏蔽的时间错开半个周期，可采用不发生须脉冲的时钟屏蔽控制信号进行时钟的屏蔽控制。这时，避免由于发生的须脉冲，使允许数据信号移位的事情发生。
图21所示的电路控制时钟屏蔽工作时间一例如图22所示。
这里围绕移位信号SHL逻辑电平被固定在“H”位时的情况进行说明。如果把左方向作为第二方向的话，那么当移位信号SHL逻辑电平处于“H”(第二电平)位时，就意味着允许数据信号向左方向移位。
首先，向第二时钟屏蔽电路1182输入第三时钟信号CLK3，时钟屏蔽设定为解除状态。所以，第二时钟屏蔽电路1182将输入的第三时钟信号CLK3作为第二时钟信号CLK2原样输出。
如果由SR模块BLK2移位输出第二允许数据信号EIO2时(T20)，则在第二数据屏蔽控制电路542中，从触发器FF2的Q端子起设定成逻辑电平“H”(T21)。这样，第二数据屏蔽控制信号DM2变成逻辑电平“L”，之后，屏蔽第二灰阶数据DATA2。
在第二时钟屏蔽控制电路1322中，在触发器FF3上，与第三时钟信号CLK3下降同步，XQ2信号的逻辑电平变成“L”。另一方面，在触发器FF4上，与第二时钟信号CLK2的上升同步，XQ3信号逻辑电平不变成“L”(T22)。在这里，因为倒相移位信号XSHL的逻辑电平被固定在“L”位，因此第二时钟屏蔽控制信号CM2的逻辑电平为“L”(T23)。以此，第二时钟信号CLK2根据第二时钟屏蔽控制信号CM2，设定屏蔽为非解除状态，此后固定第二时钟信号CLK2(T24)。
另外，第二时钟信号CLK2虽然呈短脉冲状，但因为已经将第二允许数据信号EIO2移位输出，不会招至电路的误动作。
第一系统电路模块工作时间一例如图23所示。
灰阶数据的屏蔽控制与图14相同，所以下面只说明时钟的屏蔽控制。
例如，以第0允许数据信号EIO0的形式将允许数据信号EIO从第一电路模块1301向第四电路模块1304方向移位。所以，第一时钟屏蔽电路1181到第一允许数据信号EIO1移位输出为止，第一时钟信号CLK1的屏蔽处于解除状态；第一允许数据信号EIO1若被移位输出话，则设定第一时钟信号CLK1的屏蔽为非解除状态。
同样，第二电路模块1302的第二时钟屏蔽电路1182到第二允许数据信号EIO2被移位输出为止，将第二时钟信号CLK2的屏蔽处于解除状态，第二允许数据信号EIO2若被移位输出，则设定第二时钟信号CLK2的屏蔽为非解除状态。
第三及第四电路模块1303，1304也同样进行上述屏蔽控制。这样，第一～第四时钟屏蔽电路1181～1184到第一～第四允许数据信号EIO1～EIO4被移位输出为止，第一～第四时钟信号CLK1～CLK4的屏蔽都处于解除状态，第一～第四允许数据信号EIO1～EIO4若被移位输出，那么第一～第四时钟信号CLK1～CLK4的屏蔽就设定在非解出状态。这样，由于能够只在需要供给灰阶数据的时间里驱动时钟就可以，所以能大幅度减少不必要的功率消耗。
图24所示的是第二系统工作时限的一个示例。
这里，针对第五～第八电路模块1305～1308把由第四电路模块1304移位输出的第四允许数据信号EIO4从第五电路模块1305向第八电路模块1308方向移位时的情况进行说明。
第五时钟屏蔽电路1185移位输出第四允许数据信号EIO4之后，第0时钟信号CLK0的屏蔽模块处于解除状态，输出第五时钟信号CLK5，至少到第八允许数据信号EIO8输出为止(在图24中，到一个水平扫描时限结束为止)，维持屏蔽的解除状态。
同样，第六电路模块1306第六时钟屏蔽电路1186在第五允许数据信号EIO5移位输出之后，使第五时钟信号CLK5的屏蔽处于解除状态，输出第六时钟信号CLK6，至少到第八允许数据信号EIO8输出为止(在图24中，到一个水平扫描时限结束为止)，维持屏蔽的解除状态。
第七及第八电路模块1307，1308也和以上相同，进行上述屏蔽控制。这样，第五～第八时钟屏蔽电路1185～1188在第四～第七允许数据信号EIO4～EIO7移位输出之后，设定对第0的时钟信号CLK0的和第五～第七时钟信号CLK5～CLK7的屏蔽处于解除状态，输出第五～第八时钟信号CLK5～CLK8，至少到输出第八允许数据信号EIO8为止(在图24中是完成一个水平扫描时限为止)，维持屏蔽的解除状态。这样，由于可以只在需要提供灰阶数据的时间里驱动时钟，因此，能够大幅度地减少不必要的功率消耗。
另外，不需要通过时钟输入控制电路124，在一个水平扫描时限(1H)的全部过程驱动时钟。也就是说，移位输出第八允许数据信号EIO8之后，到下一次水平扫描时间开始为止的时间内，没有必要驱动灰阶数据，这样就能够减少这一部分的功率消耗。
另外，本发明不仅局限于上述实施方式，在本发明的要点范围内可以有种种变化的实施方式。
例如在上述实施方式中，将M、N设定为4，但不仅限于此，也可以大于4或小于4。另外，M可以比N大，或者比N小，还可以将M和N是设定为相同数值。
在例如如图25所示，显示驱动电路只由第一系统的电路模块构成时，也能控制不必要的功率消耗。另外如图26所示，显示驱动电路只由第二系统电路模块构成也是一样。在图25中，采用图7或图17所示的电路模块，能够很容易地构成显示驱动电路。在图26中，采用图8或图18所示的电路模块也能够容易地构成显示驱动电路。
如图27所示，还可以不进行灰阶数据的屏蔽控制，只对各SR模块供给的时钟进行屏蔽控制。再例如，如图28A所示，也可以只用图17所示的第一系统电路模块构成，只形成时钟屏蔽控制。如图28B所示，只应用图18所示电路模块第二系统电路模块，只形成时钟屏蔽控制。
另外，在上述实施方式中，虽然围绕驱动TFT型液晶装置的情况进行了说明，但是，本发明也可以在单纯距阵型液晶装置或含有有机EL元件的EL板、等离子显示装置上使用。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。
权利要求
1.一种显示驱动电路，是基于灰阶数据，驱动显示装置信号电极的显示驱动电路，其特征在于包括数据输入控制电路，对向第一～第(M+N)(M、N为正整数)移位寄存器模块提供的灰阶数据进行输入控制；第一～第(M+N)数据屏蔽电路，输出针对提供给所述第一～第(M+N)移位寄存器模块的灰阶数据进行屏蔽控制的第一～第(M+N)灰阶数据；第一～第M移位寄存器模块，以所述数据输入控制电路为基准，配置在第一方向区内，用于保持所述第一～第M灰阶数据；第(M+1)～第(M+N)移位寄存器模块，以所述数据输入控制电路为基准，配置在与所述第一方向相反的第二方向区，保持所述第(M+1)～第(M+N)灰阶数据；信号电极驱动电路，用与所述第一～第(M+N)移位寄存器模块中保持的灰阶数据相对应的驱动电压进行信号电极的驱动；所述第一～第M移位寄存器模块，是在对第一移位寄存器模块中输入的所给予的允许数据信号进行移位后，向与所述第二方向邻接的移位寄存器模块输出的同时，基于被移位的允许数据信号，保持所述第一～第M灰阶数据；所述第(M+1)～第(M+N)移位寄存器模块，是在对来自第(M+1)移位寄存器模块输入的所述第M移位寄存器模块的允许数据信号进行移位后，向所述第二方向邻接的移位寄存器模块输出的同时，基于移位的允许数据信号，保持所述的(M+1)～第(M+N)灰阶数据；所述第一～第M数据屏蔽电路，沿着所述第二方向，按第一～第M数据屏蔽电路顺序连接，并按所述第一～第M数据屏蔽电路的顺序，将所述第一～第M灰阶数据的屏蔽设定成非解除状态；所述第(M+1)～第(M+N)数据屏蔽电路，沿所述第二方向，按第(M+1)～第(M+N)数据屏蔽电路顺序连接，并按所述第(M+1)～第(M+N)数据屏蔽电路顺序，将所述第(M+1)～第(M+N)灰阶数据的屏蔽设定成解除状态。
2.根据权利要求1所述的显示驱动电路，包括第一～第(M+N)数据屏蔽控制电路，其生成用于进行所述第一～第(M+N)灰数据的屏蔽控制的第一～第(M+N)数据屏蔽控制信号，其特征在于第a(1≤a≤M，a为整数)数据屏蔽电路基于由所述第a移位寄存器模块输出的允许数据信号，生成所述第a数据屏蔽控制信号；第b(M+1≤b≤M+N，b为整数)数据屏蔽电路基于由所述第(b-1)移位寄存器模块输出的允许数据信号，生成所述第b数据屏蔽控制信号。
3.根据权利要求2所述的显示驱动电路，其特征在于其中，第c(1≤c≤M+N，c为整数)移位寄存器模块，在所给予的移位信号为第一电平时，将所述允许数据信号向所述第一方向移位，同时，基于该允许数据信号，保持第c灰阶数据；所述移位信号为第二电平时，将所述允许数据信号向所述第二方向移位，同时，基于该允许数据信号，保持第c灰阶数据；所述第c屏蔽控制电路，根据所述移位信号电平，生成所述第c数据屏蔽控制信号。
4.根据权利要求1至3中任一所述的显示驱动电路，其特征在于包括时钟输入控制电路，向所述第一～第(M+N)移位寄存器模块提供，限定所述允许数据信号移位时间的时钟信号进行输入控制；以及第一～第(M+N)时钟屏蔽电路，针对向所述第一～第(M+N)移位寄存器模块提供的时钟信号，输出进行屏蔽控制的第一～第(M+N)时钟信号；其中，所述第一～第M移位寄存器模块，以所述时钟输入控制电路为基准，被配置在所述第一方向区，基于所述第一～第M时钟信号，移位所述允许数据信号；所述第(M+1)～第(M+N)移位寄存器模块，以所述时钟输入控制电路为基准，被配置在所述第二方向区，基于所述第(M+1)～第(M+N)时钟信号，将所述允许数据信号移位；所述第一～第M时钟屏蔽电路沿着所述第二方向，按第一～第M时钟屏蔽电路顺序连接，并按第一～第M时钟屏蔽电路的顺序，将所述第一～第M时钟信号的屏蔽设定成非解除状态；所述第(M+1)～第(M+N)时钟屏蔽电路，沿着第二方向，按第(M+1)～第(M+N)时钟屏蔽电路的顺序连接，按第(M+1)～第(M+N)时钟屏蔽电路的顺序，将所述第(M+1)～第(M+N)时钟信号的屏蔽设定成解除状态。
5.根据权利要求4所述的显示驱动电路，其特征在于包括第一～第(M+N)时钟屏蔽控制电路，其为屏蔽控制所述第一～第(M+N)时钟信号而生成第一～第(M+N)时钟屏蔽控制信号；第d(1≤d≤M，d为整数)时钟屏蔽控制电路，基于由所述第d移位寄存器模块输出的允许数据信号，生成所述第d时钟屏蔽控制信号；第e(M+1≤e≤M+N，e为整数)时钟屏蔽控制电路，基于从所述第(e-1)移位寄存器模块输出的允许数据信号，生成所述第e时钟屏蔽控制信号。
6.根据权利要求5所述的显示驱动电路，其特征在于第f(1≤f≤M+N，f为正整数)移位寄存器模块，在所给予的移位信号为第一电平时，将所述允许数据信号向所述第一方向移位的同时，基于向所述第一方向移位的允许数据信号，保持第f灰阶数据；当所述移位信号为第二电平时，将所述允许数据信号向所述第二方向移位的同时，基于向所述第二方向移位的允许数据信号，保持第f灰阶数据；所述第f时钟屏蔽控制电路，根据所述移位信号的电平，生成所述第f时钟屏蔽控制信号。
7.一种显示驱动电路，是基于灰阶数据，驱动显示装置信号电极的显示驱动电路，其特征在于包括时钟输入控制电路，向第一～第(M+N)(M、N为正整数)移位寄存器模块提供，对限定移位时间的时钟信号进行输入控制；第一～第(M+N)时钟屏蔽电路，对于向第一～第(M+N)移位寄存器模块提供的时钟信号，输出进行屏蔽控制的所述第一～第(M+N)时钟信号；第一～第M移位寄存器模块，以所述时钟输入控制电路为基准，被配置在第一方向区，保持第一～第M灰阶数据；第(M+1)～第(M+N)移位寄存器模块，以所述时钟输入控制电路为基准，配置在与所述第一方向相反的第二方向区，保持第(M+1)～第(M+N)灰阶数据；信号电极驱动电路，使用与所述第一～第(M+N)移位寄存器模块中保持的灰阶数据相对应的驱动电压，驱动信号电极；所述第一～第M移位寄存器模块，基于所述第一～第M时钟信号，移位第一移位寄存器模块中输入的所给予的数据允许数据信号，向所述第二方向相邻的移位寄存器模块输出的同时，基于该允许数据信号，保持第一～第M灰阶数据；所述第(M+1)～第(M+N)移位寄存器模块，基于所述第(M+1)～第(M+N)时钟信号，移位第(M+1)移位寄存器模块输入的来自所述第M移位寄存器模块的允许数据信号，向所述第二方向相邻的移位寄存器模块输出的同时，基于该允许数据信号，保持第(M+1)～第(M+N)灰阶数据；所述第一～第M时钟屏蔽电路，沿着所述第二方向，按第一～第M时钟屏蔽电路顺序连接，按所述第一～第M时钟屏蔽电路顺序，将所述第一～第M时钟信号的屏蔽设定成非解除状态；所述第(M+1)～第(M+N)时钟屏蔽电路，沿着所述第二方向，按第(M+1)～第(M+N)时钟屏蔽电路顺序连接，按所述第(M+1)～第(M+N)时钟屏蔽电路顺序，将所述第(M+1)～第(M+N)时钟信号的屏蔽设定成解除状态。
8.一种显示驱动电路，是基于灰阶数据，驱动显示装置信号电极的显示驱动电路，其特征在于包括数据输入控制电路，进行第一～第M(M为正整数)移位寄存器模块提供的灰阶数据的输入控制；第一～第M数据屏蔽电路，输出对于向所述第一～第M移位寄存器模块提供的灰阶数据，进行屏蔽控制的第一～第M灰阶数据；第一～第M移位寄存器模块，以所述数据输入控制电路为基准，在第一方向区域配置的、保持所述第一～第M灰阶数据；信号电极驱动电路，使用与所述第1～第M移位寄存器模块中保持的灰阶数据相对应的驱动电压，驱动信号电极；所述第一～第M移位寄存器模块，移位第一移位寄存器模块中输入的所给予数据允许数据信号，向与所述第一方向相反的第二方向邻接的移位寄存器模块输出的同时，基于该允许数据信号，保持由所述第一～第M数据屏蔽电路进行了屏蔽控制的第一～第M灰阶数据；所述第一～第M数据屏蔽电路，沿着所述第二方向，按第一～第M数据屏蔽顺序连接，按第一～第M数据屏蔽顺序，将所述第一～第M灰阶数据的屏蔽设定成非解除状态。
9.一种显示驱动电路，是基于灰阶数据，驱动显示装置信号电极的显示驱动电路，其特征在于包括数据输入控制电路，对第一～第N(N为正整数)移位寄存器模块提供的灰阶数据进行输入控制；第一～第N数据屏蔽电路，输出对于向所述第一～第N移位寄存器模块提供的灰阶数据进行屏蔽控制的第一～第N灰阶数据；第一～第N移位寄存器模块，以所述数据输入控制电路为基准配置在第二方向区，保持第一～第N灰阶数据；信号电极驱动电路，使用与所述第一～第N移位寄存器模块中保持的灰阶数据相对应的驱动电压，驱动信号电极；其中所述第一～第N移位寄存器模块，将第一移位寄存器模块中输入的所给予数据允许数据信号移位，并向所述第二方向邻接的移位寄存器模块输出，同时，基于该允许数据信号，保持由所述第一～第N数据屏蔽电路屏蔽控制的第一～第N灰阶数据；所述第一～第N数据屏蔽电路，沿着所述第二方向，按第一～第N数据屏蔽电路顺序连接；按所述第一～第N数据屏蔽顺序，将所述第一～第N灰阶数据的屏蔽设定成解除状态。
10.一种显示驱动电路，是基于灰阶数据，驱动显示装置的信号电极的显示驱动电路，其特征在于包括时钟输入控制电路，提供给第一～第M(M为正整数)移位寄存器模块，进行规定移位时间的时钟信号的输入控制；第一～第M时钟屏蔽电路，对于向所述第一～第M移位寄存器模块提供的时钟信号，输出进行屏蔽控制的第一～第M时钟信号；第一～第M移位寄存器模块，以所述时钟输入控制电路为基准配置在第一方向区，保持第一～第M灰阶数据；电极驱动电路，使用与所述第一～第M移位寄存器模块中保持的灰阶数据相对应的驱动电压，驱动信号电极；其中，所述第一～第M移位寄存器模块基于所述第一～第M时钟信号，将所述移位寄存器模块中输入的所给予数据允许数据信号移位，并向与该第一方向相反的第二方向邻接的移位寄存器模块输出，同时，基于该允许数据信号，保持第一～第M灰阶数据；所述第一～第M时钟屏蔽信号沿着所述第二方向，按第一～第M时钟屏蔽电路顺序连接，按所述第一～第M时钟屏蔽顺序，将所述第一～第M时钟信号的屏蔽设定成非解除状态。
11.一种显示驱动电路，是基于灰阶数据，驱动显示装置信号电极的显示驱动电路，其特征在于包括时钟控制电路，向第一～第N(N为正整数)移位寄存器模块提供规定移位时间的时钟信号，并对其进行输入控制；第一～第N时钟屏蔽电路，对于向所述第一～第N移位寄存器模块提供的时钟信号，输出进行了屏蔽控制的所述第一～第N时钟信号；第一～第N移位寄存器模块，以所述时钟输入控制电路为基准配置在第二方向区域，保持第一～第N灰阶数据；信号电极驱动电路，使用与所述第一～第N移位寄存器模块中保持的灰阶数据相对应的驱动电压，驱动信号电极；其中，所述第一～第N移位寄存器模块基于所述第一～第N时钟信号，将第一移位寄存器模块中输入的所给予数据允许数据信号移位后，向所述第二方向邻接的移位寄存器模块输出，同时，基于该允许数据信号，保持第一～第N灰阶数据；所述第一～第N时钟屏蔽电路沿着所述第二方向，按第一～第N时钟屏蔽电路顺序连接，按所述第一～第N时钟屏蔽顺序，将所述第一～第N时钟屏蔽设定成解除状态。
12.一种显示装置，其特征在于包括通过相互交叉的多个扫描电极及多个信号电极特定的象素；扫描驱动所述扫描电极的扫描电极驱动电路；基于灰阶数据，驱动所述信号电极的权利要求1、7、8、9、10及11中任一所述的显示驱动电路。
13.一种显示装置，其特征在于还包括含有通过相互交叉的多个扫描电极及多个信号电极特定的象素的显示面板；扫描驱动所述扫描电极的扫描电极驱动电路；根据权利要求1、7、8、9、10及11中任一所述的基于灰阶数据，驱动所述信号电极的显示驱动电路。
全文摘要
本发明提供一种显示驱动电路及显示装置，该显示驱动电路包括以数据输入控制电路(50)为基准，配置在右侧区域，保持第一～第M的灰阶数据的第一～第MSR模块BLK
文档编号G02F1/133GK1489125SQ0315603
公开日2004年4月14日 申请日期2003年8月27日 优先权日2002年8月27日
发明者森田晶, 鸟海裕一, 一 申请人:精工爱普生株式会社