专利名称：去除光阻残留的清洗方法以及铜制程的双镶嵌工艺的制作方法
技术领域：
本发明涉及一种半导体器件的制造工艺，特别是涉及一种去除光阻残留的清洗方法，以及应用该方法的铜制程的双镶嵌工艺。
背景技术：
半导体制程所使用的光阻主要是由树脂、感光剂及溶剂所组成，其中树脂主要功能是作为蚀刻或离子植入时的阻障层；感光剂的部分则是照光后反应成易与显影剂反应的化合物，以利显影制程进行；溶剂用来使树脂及感光剂均匀的分散，让光阻涂布制程得以顺利进行。依光源的不同，光阻剂可分为G-line(436nm)、I-line(365nm)与深紫外线光阻剂Deep UV(193-248nm)三大类(简称DUV PR)。
随着超大规模集成电路的发展，如何在有限的晶圆上布置更多电路图案，惟有追求更细微的线宽，并朝向愈短曝光波长发展。因此近几年半导体工业在光阻剂的使用，已经从G-line、I-line的光阻，进入到曝光波长更短的DUV PR深紫外线领域。
现有技术中，在90nm及90nm以下的半导体电路的生产中应用深紫外线光阻剂的情况越来越多，但是由于深紫外线光阻剂DUV PR自身的一些特性以及线路越来越密集、沟槽越来越细微，所以会经常导致微沟槽(micro-trenching)或者篱笆(fence)现象的方式。现有技术提出了很多解决上述问题的方法，例如，中国专利第03156535.2号申请文件就公开了一种通孔优先(via-first)的双镶嵌制程；美国专利第6800558B1号、第6025259号以及第5547642号申请文件就分别公开了双镶嵌制程中，深紫外线光阻剂在沟槽内或者接触孔内出现残留(remnants)、浮渣(scum)的情况，以及各自的解决方案。总的来说，一般都是采用向通孔或者沟槽内填补高分子或其他材料用以保护沟槽及沟槽侧壁，蚀刻完成后去除该覆盖层以及深紫外线光阻层即可。
但是，在实际的清洗去除深紫外线光阻层以及上述辅助材料层的过程中，当清洗流程结束时，仍存在大量的DUV PR残留(residue)附着在器件表面，而这些残留(residue)严重阻塞图形并导致了器件的产率下降。如何减少PR残留(residue)是双镶嵌制程中本领域技术人员一直希望解决但却没有解决的问题之一。
发明内容
鉴于上述问题，本发明所解决的技术问题在于提供一种能够完全去除DUV PR残留物，不影响产率，并且不会对双镶嵌制程带来任何副作用的清洗流程。
本发明另一个目的在于，提供一个采用上述清洗流程的双镶嵌制程。
为解决上述技术问题，本发明的目的是通过以下技术方案实现的一种去除光阻残留的清洗方法，包括提供一半导体器件，其上沉积有用于辅助完成光刻步骤的辅助层，以及辅助层之上的光阻层；第一化学清洗步骤；去离子水冲洗；第二化学清洗步骤；去离子水冲洗；干燥步骤。
优选的，所述光阻层包括深紫外线光阻层DUV PR，所述辅助层包括深紫外线吸收氧化层DUO。优选的，所述第一清洗步骤化学清洗的时间为30-50分钟；所述第二清洗步骤化学清洗的时间为10-30分钟。
本发明还公开了一种铜制程的双镶嵌工艺，包括提供一半导体基底，其上形成一导电结构，以及一介电层形成于该导电结构上，该介电层包括接触孔；形成用以辅助完成光刻步骤的辅助层；形成光阻层；光刻步骤，用于图形转移；第一化学清洗步骤；去离子水冲洗；第二化学清洗步骤；去离子水冲洗；干燥步骤；形成扩散阻挡层；形成铜互连层。
优选的，所述的铜制程的双镶嵌工艺，还可以包括对铜互连层退火和平坦化处理；形成介电材料层。
优选的，所述光阻层包括深紫外线光阻层DUV PR，所述辅助层包括深紫外线吸收氧化层DUO。优选的，所述第一清洗步骤化学清洗的时间为30-50分钟。优选的，所述第二清洗步骤化学清洗的时间为10-30分钟。
从以上技术方案可以得出，与现有技术相比，本发明具有以下的优点采用本发明所述的清洗流程，第一清洗步骤可以去除大部分的光阻和高分子层，但是由于所述光阻的表面在之前的干法蚀刻(例如，等离子蚀刻plasmaetch)的步骤中变性(hard-skin)，所以难以被去除，但是位于该hard-skin之下的光阻和高分子层经过第一清洗步骤已经基本被去除(例如，溶解)；故本发明紧接着采用去离子水冲洗就可以去除“已经漂起”的hard-skin层，从而避免了该hard-skin层重新黏附(re-deposition)在器件表面，造成严重阻塞图形的残留(residue)；之后，本发明再采用第二清洗步骤，去除剩余的所有光阻、少量重新黏附回来的hard-skin层和高分子层；以上流程由于找到了光阻残留问题的核心所在，故对清洗流程进行较小的改进，就可以有效的去除光阻残留，杜绝了由于光阻残留造成的阻塞图形、产率下降等问题；并且不会对双镶嵌制程带来任何副作用。
下面结合附图和具体实施方式
对本发明作进一步详细的说明。
图1是本发明一半导体器件光刻前后的剖面示意图；图2是采用本发明所述清洗方法清洗图1所述半导体器件的步骤流程图；图3是常用清洗步骤之后与采用本发明清洗方法之后的光阻残留物的比较图；图4是铜制程双镶嵌工艺的步骤流程图。
具体实施例方式
本发明的核心思想在于通过分析光阻残留问题的形成原因，对现有工艺进行最小的改进，达到极佳的清洗效果、不影响产率，并且不会对制程带来任何副作用。由于本发明主要涉及半导体器件的后段制程(back end of the line，简称BEOL)，即将连接元件间或者不同层之间所需的金属(线路)加入晶片中的过程，所以对在晶圆表面或者中间制造主动或者被动元件的前段制程(frontend of the line，简称FEOL)的介绍较少，但是本领域技术人员对此应是知晓的，故不予赘述。
图1是本发明一半导体器件光刻前后的剖面图。
图1a是一半导体器件在铜制程中形成导电结构11后，曝光之前的剖面图。如图1a所示，提供了一半导体基底10，其上已经形成了导电结构11，例如铜镶嵌导线。
图1所示的实施例是采用铜制程的一半导体器件，但是显而易见，本发明并不局限于采用铜制程工艺，也可以应用在铝制程或者金制程中等其他互连制程。图1所示的实施例中仅仅示出了一层铜互连结构，但是显而易见，本发明可以适用于任何一层的铜互连结构，尤其在实际中，多层互连结构得到越来越广泛的使用，即本发明不限定所示的导电结构为单层还是多层的导电互连结构。图1所示的实施例中仅仅示出了导电结构的剖面图，至于整个导电结构的具体情形，可以根据具体的电路的需要进行改变；图1所示的实施例中也没有示出所述导电结构之下的具体器件结构(例如，具体的电容器或者晶体管结构)，本发明基本不涉及上述部分的改进，因此，本发明对此不再赘述。实际上在正式铜制程的器件生产中，优选的，一般在所示导电结构上存在一层阻挡层12(barrier layer)，覆盖于导电结构11的表面，用于防止铜向硅中扩散渗透，造成电性能变化。
图1所示的实施例还示出了在阻挡层12上沉积了一介电层13，并且该介电层13已经蚀刻形成了接触孔16(via或者plugs)。所述介电层13一般可以称为金属间介电层(intermetallic dielectric layer，IDL或IMD)，用于提供金属层间的绝缘，该介电层可以采用的材料有沉积的氧化物、氮化硅、聚酰亚胺、氟硅玻璃(FSG)等等，但不限于上述组成。
图1所示实施例还示出了在上述基础上的光刻形成沟槽的过程，在上述层结构上涂覆光阻层15，为了保证光刻工艺的顺利完成，一般需要在涂覆光阻层15之前，先形成一辅助层14。例如，在90nm及90nm以下的BEOL双镶嵌铜制程中，使用深紫外线光阻DUV PR进行上述形成沟槽的光刻，则需要先形成一深紫外线吸收氧化层(DUV Light Absorbing Oxide，简称DUO)作为辅助层。所述DUO一般可以采用硅氧烷聚合物(siloxane polymer)等高分子材料，用于实现以下功能用于曝光过程中的抗反射；提供较高的蚀刻选择比，用以保证临界尺寸(CD)；提供平坦的表面，用以保证统一的抗反射性能；与介电层相配的蚀刻速率，用以避免在接触孔或者沟槽内形成冠状缺陷(crown)或者篱笆缺陷(fence)。
铜制程一般采用镶嵌工艺(damascene processing)得到图形化的导线的，该工艺得名于源自Damascus古老的金属镶嵌技术。上下层铜导线之间通过微通孔(via)互相连接。为了得到这些微通孔，还需要另外一层光刻和蚀刻步骤，因此又称为双镶嵌工艺(dual-damascene)。
图1b示出了图1a经过曝光、显影、蚀刻(即图形转移)之后的剖面图。为了实现精确轮廓(profile)，一般采用干法蚀刻，优选异向蚀刻(AnisotropicEtch)。
所述干法蚀刻依蚀刻产生之原理可以分为化学性蚀刻(ChemicalEtching)，物理性蚀刻(Physical Etching)和两者综合之蚀刻方式(RIE)。
a.化学性蚀刻(Chemical Etching)主要介由等离子Plasma产生的原子团(Radicals)或反应性(Reactive)离子与蚀刻层间产生活性化学反应进行蚀刻。
b.物理性蚀刻(Physical Etching)当带正电荷离子被电浆与阴极电极板间的电位差所加速，而轰击电极板表面，这种现象称为“离子轰击”(IonBonbardment)。将芯片放置于阴极电极板上，利用加速离子对表面薄膜轰击以进行蚀刻，也称为溅击蚀刻。
c.反应性离子蚀刻RIE(Reactive Ion Etching)RIE是一种介于Physical etching与Chemical etching之间的主流蚀刻技术。可获得兼具非等向性蚀刻及适当选择比之双重考量。为了达到先进制程的需求(Criteria)，往往需要在其物性与化性之间取得一个平衡点，找出最佳的工艺参数。
在铜制程的双镶嵌工艺中，PR/DUO的使用可以解决很多工艺问题，但是由于蚀刻(尤其是干法蚀刻)造成DUV PR的表面变性(hard-skin)，难以被溶解、清洗；并且DUO的清洗速率一般要快于DUV PR的清洗速率，从而导致表面的DUV PR重新黏附(re-deposition)，形成残留(residue)，阻塞图形并导致器件的产率下降。
参照图2，是本发明所述清洗方法的步骤流程图。本发明所述的清洗方法就可以适用于图1b所示的蚀刻后的情形，但并不局限于此，本发明可以应用于任何具有光阻层和辅助层进行图形转移并清洗的情况；PR/DUO仅为其中的一优选实施例，下面以其为例进行详细说明步骤21，第一清洗步骤，化学清洗。
由于光阻层以及辅助层一般都为有机材料，故都可以采用化学清洗的方式去除。例如，采用DUV PR和硅氧烷聚合物作为DUO层，则可以采用CLK888作为清洗溶液，清洗20-60分钟即可，优选的，30-50分钟；所述CLK888为一商品名，由美国公司JT baker生产，其成份大致包括H2O2，环丁砜，TMAH等。当然，本发明并不对具体的化学清洗溶液组成以及清洗时间进行限定，因为不同的光阻层和辅助层，则需要不同的清洗液、清洗时间完成清洗，本领域通过试验即可获得经验数值。步骤22，去离子水冲洗。
由于蚀刻(尤其是干法蚀刻)造成DUV PR的表面变性(hard-skin)，难以被溶解、清洗；并且DUO的清洗速率要快于DUV PR地清洗速率，因此，经过第一清洗步骤，表面变性的DUV PR已经浮起或者附在介电层表面，但是并没有完成重新黏附(re-deposition)。此时，采用去离子水冲洗可以将没有完成重新黏附(re-deposition)的DUV PR通过物理冲洗的方式去除；本领域技术人员可以通过试验获知具体的工艺参数，例如，采用恰当地冲洗力度，冲洗15-30分钟。当然，步骤22同时清洗去除了附着在表面的第一清洗步骤使用的化学品，以及被溶解的PR、DUO。
所述步骤22可以在去离子水冲洗槽(QDR)中完成。优选的，所述去离子水冲洗槽(QDR)的清洗方式可以为槽底上水漂洗和槽上喷淋清洗相结合，漂洗过程中伴有氮气鼓泡以达到更好的清洗效果，槽体上边沿设计有溢流口且喷淋头的角度可以调节使的清洗过程更加科学合理。QDR槽的上下水可以采用耐腐蚀的气动阀控制以提高控制系统的稳定性。整个QDR快排系统可以采用电器控制，漂洗和喷淋及氮气鼓泡的时间和次数均可以根据工艺人员的要求方便的设定。
步骤23，第二清洗步骤，化学清洗。
所述步骤23用于去除剩余的光阻和DUO，因为对于清洗溶液来说，只有表面变性的那部分DUV PR才是难以被溶液去除的，步骤22已经去除了表面变性的那部分DUV PR，因此，通过第二清洗步骤的化学清洗，可以完全去除剩余的光阻和DUO。因为第一清洗步骤已经去除了大部分的光阻和DUO，则步骤23的清洗时间根据需要达到的洁净度控制时间、成份即可，例如，仍然采用CLK888作为清洗溶液，清洗0-40分钟，优选的，10-30分钟。
优选的，第二清洗步骤可以采用新的清洗槽，因为第一清洗步骤溶解了大量的PR、DUO，为了进一步减少残留，应在较为干净的清洗槽中完成第二清洗步骤，用于能够完全去除剩余的光阻和DUO。
步骤24，去离子水冲洗。
用于去除附着在表面的第二清洗步骤使用的化学品，以及被溶解的PR、DUO，采用恰当的冲洗力度，冲洗15-30分钟即可。
步骤25，干燥步骤。
为了去除器件表面的水分，以及可能存在的微量的化学品，则一般清洗后都需要干燥步骤，例如烘干或者吹干等。
参照图3，是现有清洗步骤之后与采用本发明清洗方法之后的残留物的比较图。图3a是现有清洗步骤完成之后的残留物分布图，图3b是采用本发明清洗方法之后的残留物分布图。
图3是通过电子显微镜观察所得，比较图3a和图3b可以明显看出，采用本发明所述的清洗方法的效果是非常突出的，几乎去除了所有的PR、DUO残留。可以得知，本发明虽然对现有清洗步骤的改进之处较小，没有引入新的化学品，但是由于找到了问题发生的根本原因，所以达到了绝佳的清洗效果并且不会对制程带来任何副作用，发明人的创造性之处得以完全体现。
图4是铜制程双镶嵌工艺的步骤流程图。由于前述已经较为详细的介绍了光刻。清洗等步骤，因此，下面仅简单的描述双镶嵌制程的步骤流程，如有不尽之处，请参见前述。
所述铜制程双镶嵌工艺需要先提供一半导体基底，其上形成一导电结构，以及一介电层形成于该导电结构上，该介电层包括接触孔。
步骤41，形成辅助层，用以辅助完成光刻步骤；步骤42，形成光阻层；优选的，所述光阻层可以为深紫外线光阻层DUV PR，所述辅助层可以为深紫外线吸收氧化层DUO。
步骤43，光刻步骤，包括曝光、显影以及蚀刻；步骤44，第一清洗步骤，化学清洗；优选的，所述第一清洗步骤化学清洗的时间为30-50分钟。
步骤45，去离子水冲洗；步骤46，第二清洗步骤，化学清洗；优选的，所述第二清洗步骤化学清洗的时间为10-30分钟。
步骤47，去离子水冲洗；步骤48，干燥步骤；步骤49，形成扩散阻挡层；由于铜的扩散速度很快，很容易在电介质内部移动使器件“中毒”，因此紧接着要沉积一层扩散阻挡层，例如钽及氮化钽；当然采用沉积、溅射或者其他的方式都是可行的。
步骤410，形成铜互连层；一般先沉积上一层铜电镀种子层，种子层是铜电镀沉积反应(通常又称为“铜填充”)的必要条件，然后填充铜互连层即可。
在优选实施例中，还可以包括以下步骤步骤411，对铜互连层退火和平坦化处理；所述平坦化处理可以通过化学研磨CMP完成，主要用于磨掉多余的铜，同时将硅片表面磨平。其中的机制主要包括用微小颗粒对表面的机械摩擦和对摩擦材料的化学清洗；摩擦和化学清洗的载体，即所谓的浆料(slurry)，可以根据具体需要进行选择。
步骤412，形成介电材料层。
清洗后，沉积上一层Si3N4或SiC的介电材料层。至此，一般可以认为完成一个双镶嵌的工艺周期，然后根据需要开始重复下一个工艺周期即可。其中，Si3N4或SiC的介电材料层还可以起到后续接触孔(via)蚀刻硬掩膜层的作用。当微通孔与下层金属导线未能很好对齐时，硬掩膜层可以防止蚀刻到下层金属导线的侧边。
以上对本发明所提供的一种去除光阻残留的清洗方法，以及应用该方法的铜制程的双镶嵌工艺进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式
及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
权利要求
1.一种去除光阻残留的清洗方法，其特征在于，包括提供一半导体器件，其上沉积有用于辅助完成光刻步骤的辅助层，以及辅助层之上的光阻层；第一化学清洗步骤；去离子水冲洗；第二化学清洗步骤；去离子水冲洗；干燥步骤。
2.如权利要求1所述的去除光阻残留的清洗方法，其特征在于所述光阻层包括深紫外线光阻层DUV PR，所述辅助层包括深紫外线吸收氧化层DUO。
3.如权利要求1所述的去除光阻残留的清洗方法，其特征在于所述第一清洗步骤化学清洗的时间为30-50分钟。
4.如权利要求1所述的去除光阻残留的清洗方法，其特征在于所述第二清洗步骤化学清洗的时间为10-30分钟。
5.一种铜制程的双镶嵌工艺，其特征在于，包括提供一半导体基底，其上形成一导电结构，以及一介电层形成于该导电结构上，该介电层包括接触孔；形成用以辅助完成光刻步骤的辅助层；形成光阻层；光刻步骤，用于图形转移；第一化学清洗步骤；去离子水冲洗；第二化学清洗步骤；去离子水冲洗；干燥步骤；形成扩散阻挡层；形成铜互连层。
6.如权利要求5所述的铜制程的双镶嵌工艺，其特征在于，还包括对铜互连层退火和平坦化处理；形成介电材料层。
7.如权利要求5所述的铜制程的双镶嵌工艺，其特征在于所述光阻层包括深紫外线光阻层DUV PR，所述辅助层包括深紫外线吸收氧化层DUO。
8.如权利要求5所述的铜制程的双镶嵌工艺，其特征在于所述第一清洗步骤化学清洗的时间为30-50分钟。
9.如权利要求5所述的铜制程的双镶嵌工艺，其特征在于所述第二清洗步骤化学清洗的时间为10-30分钟。
全文摘要
本发明提供了一种去除光阻残留的清洗方法，包括提供一半导体器件，其上沉积有用于辅助完成光刻步骤的辅助层，以及辅助层之上的光阻层；第一化学清洗步骤；去离子水冲洗；第二化学清洗步骤；去离子水冲洗；干燥步骤。本发明第一清洗步骤可以去除大部分的光阻和高分子层；紧接着采用去离子水冲洗就可以去除“已经漂起”的光阻表面层，从而避免了该光阻表面层重新黏附在器件表面；再采用第二清洗步骤，去除剩余的所有光阻、少量重新黏附回来的光阻表面层和高分子层；本发明所述清洗流程可以有效的去除光阻残留，杜绝了由于光阻残留造成的阻塞图形、产率下降等问题；并且不会对双镶嵌制程带来任何副作用。
文档编号G03F7/26GK101055849SQ200610025648
公开日2007年10月17日 申请日期2006年4月12日 优先权日2006年4月12日
发明者方标, 郭佳衢, 杨华 申请人:中芯国际集成电路制造(上海)有限公司