专利名称：用以耦接芯片的配线结构的制作方法
技术领域：
本发明涉及一种用以耦接芯片的配线结构，特别涉及在现有机台精度下可确保与芯片电性导通、进而缩小芯片尺寸的配线结构。
背景技术：
由于液晶显示器(Liquid Crystal Display，LCD)具有省电、重量轻、低辐射及易携带等优点，已逐渐取代传统的显示器，成为显示器市场的主流。其中，除了背光模块、液晶、彩色滤光片等关键零组件之外，液晶显示器还通过集成电路芯片及面板上的配线结构，将外部信号转换成为控制信号，进而决定各个像素的亮暗。
公知的液晶显示器10如图1所示，在玻璃基板11上形成有配线结构13，而在玻璃基板11的最下缘处，设置有集成电路芯片15与配线结构13电性连接，而另一端则是与软性电路板(Flexible Printed Circuit；FPC)17相连接。在实际上使用时，外部信号经由软性电路板17传送至集成电路芯片15，转换成为控制信号后，经由配线结构13决定各像素的亮暗。
目前将集成电路芯片15结合于玻璃基板11的公知技术中，最常见的为玻璃覆晶接合(Chip on Glass；COG)技术，其将具有凸块(bump)的集成电路芯片15直接接合在玻璃基板11的配线结构13上。请一并参阅图1、图2A及图2B，其中图2A及图2B为玻璃基板11上且与集成电路芯片15连接的配线结构13的局部放大示意图。配线结构13包含有多个线路131及导电衬垫(pad)133，而导电衬垫133与集成电路芯片15的凸块的位置对应。当集成电路芯片15覆于配线结构13时，集成电路芯片15的凸块便可与配线结构13的导电衬垫133对应接合，进而通过导电粒子呈电性导通状态。
然而，上述结构实际上面临一些尚待克服的困难。请继续参阅图2A及图2B，图2A所示为公知双排走线的导电衬垫设计，而图2B所示为公知三排走线的导电衬垫设计。公知技术中，导电衬垫133通常与集成电路芯片15的凸块大小大约一致，当结合时，可预期地将凸块准确接触于导电衬垫133上。如果机台的精度不佳，就可能导致凸块偏移，当凸块偏移导致与导电衬垫133之间的接触面积变小，就会造成电性导通量不足；更严重的，凸块与邻近线路131接触造成短路而导致产品失效。
因此，在公知技术中，导电衬垫133与邻近线路131之间会保留一适当间距，以避免集成电路芯片15在覆晶接合时产生偏差，而误与邻近线路131接触。就工艺观点而言，为了缩小尺寸，线路131之间、或者导电衬垫133之间的距离越小越好，但若考虑覆晶时的偏移容许量，则导电衬垫133与邻近线路131的间距越大越好，这两个指标通常相互矛盾、难以取舍。在实际设计制造上，会根据机台能力、来料误差、厂商自行评估工艺稳定标准等来估算导电衬垫133与线路131之间所保留的间距，这也将影响集成电路芯片15的设计尺寸。
在现有的工艺中，受限于机台稳定性及其工艺能力，导致集成电路芯片15的占用面积过大，并且导致显示区域受到压缩，这将不利于产品微小化。若要采用尺寸较小的集成电路芯片15，则须采用更高精度的覆晶机台，反而增加制造成本。
有鉴于此，在现有机台能力下，提供一种符合工艺标准的配线结构为业界急待解决的问题。
发明内容
本发明的一目的在于提供一种用以耦接芯片的配线结构，将线路分布设计为非直线，也就是线路在对应邻近导电衬垫位置上具有偏移部分；借此可增加因为机台精度限制而导致覆晶位移的安全量，在现有的机台能力下，集成电路芯片的覆晶接合更容易符合工艺标准；此外，也可避免集成电路芯片的凸块与线路接触而导致短路。
本发明的另一目的在于提供一种用以耦接芯片的配线结构，由于线路采用部分偏移的设计，进一步允许导电衬垫增大；这样一来，可确保在覆晶接合时，集成电路芯片的凸块与导电衬垫电性导通，最小压缩面积可更有效利用，并维持有效的电性导通。就可排除公知技术中为了增加接合面积而倾向将凸块的尺寸设计较大的缺点。
本发明的又一目的在于提供一种用以耦接芯片的配线结构，由于凸块的尺寸可以缩小、且可调整其长宽比例，因此集成电路芯片的占用面积可以缩小，芯片体积也可微小化；这样一来，同样大小的晶圆可切割出更多芯片，更进一步降低制造成本。
为达到上述目的，本发明公开一种用以耦接芯片的配线结构，该配线结构设置于液晶显示器的基板上，在基板上定义出实质上相互垂直的第一方向及第二方向，该配线结构包含至少一单元，所述单元包含多个线路，实质上相互平行且朝第二方向延伸；以及多个导电衬垫，分别设于各所述线路上，并且各所述相邻的导电衬垫朝该第一方向依序布局且在该第二方向彼此错置；其中，各所述多个线路对应于其相邻的导电衬垫，并且具有朝该第一方向远离该导电衬垫的偏移部分，该偏移部分包含一主体段及两连接段，该主体段实质上平行于该第二方向，而所述连接段分别连接于该主体段的两端部，且所述连接段与该主体段构成实质上大于90度的夹角。
本发明所述的配线结构，其中，各所述导电衬垫具有两连接端部，分别设于该导电衬垫于该第二方向上的两侧，且所述两连接端部朝该第一方向错置，并且分别与一线路连接。
本发明所述的配线结构，其中，所述多个导电衬垫包含一第一导电衬垫、一第二导电衬垫及一第三导电衬垫；所述多个线路包含一第一线路、一第二线路及一第三线路，并且分别提供所述第一导电衬垫、第二导电衬垫及第三导电衬垫。
本发明所述的配线结构，其中，所述第一线路、第二线路及第三线路对应于其相邻的导电衬垫，并且分别具有朝该第一方向远离的一第一偏移部分、第二偏移部分及第三偏移部分。
本发明所述的配线结构，其中，该第一线路对应于其相邻的第二导电衬垫，并且具有远离的一第一偏移部分；该第二线路对应于其相邻的第一及第三导电衬垫，并且具有远离的第二偏移部分；以及该第三线路对应于其相邻的第二导电衬垫，并且具有远离的一第三偏移部分。
本发明所述的配线结构，其中，各所述实质上相互平行的相邻线路之间界定出一第一间距，各所述导电衬垫与其相邻导线的偏移部分之间界定出一第二间距；其中该第二间距与该第一间距的尺寸比例实质上介于0.5至1.3之间。
本发明所述的配线结构，其中，各所述相邻的偏移部分之间界定出一第三间距，该第三间距与该第一间距的尺寸比例实质上介于0.4至0.5之间。
本发明所述的配线结构，其中，各所述相邻的导电衬垫之间沿该第二方向上具有一第四间距，该第四间距与该第二间距的尺寸比例实质上介于3至4之间。
本发明所述的配线结构，其中，各所述导电衬垫具有沿该第一方向测量的一横向尺寸以及沿该第二方向测量的一纵向尺寸；该纵向尺寸与该横向尺寸的比例实质上介于2.88至6.63之间。
本发明所述的配线结构，其中，该夹角实质上介于90度至180度之间。
为让本发明的上述目的、技术特征和优点能更明显易懂，下文以优选实施例配合附图进行详细说明，其中图1是公知液晶显示器的示意图；图2A是公知双排走线设计的配线结构示意图；图2B是公知三排走线设计的配线结构示意图；图3是本发明一优选实施例的示意图；以及图4是本发明另一优选实施例的示意图。
其中，附图标记说明如下10 液晶显示器 11 玻璃基板13 配线结构 131 线路133 导电衬垫 15 集成电路芯片17 软性电路板 20 配线结构30 单元 41 第一线路42 第二线路 43 第三线路51 第一导电衬垫 52 第二导电衬垫53 第三导电衬垫 54a 连接端部54b 连接端部 61 第一偏移部分611 主体段 612 连接段613 连接段 62 第二偏移部分
63 第三偏移部分 θ 夹角D1 第一间距 D2 第二间距D3 第三间距 D4 第四间距L1 横向尺寸 L2 纵向尺寸X 第一方向 Y 第二方向具体实施方式
根据本发明如图3所示的优选实施例，本发明用以耦接芯片的配线结构20设置于液晶显示器的基板上，为方便说明，在基板上可定义实质上相互垂直的第一方向X及第二方向Y。本发明的配线结构20包含至少一单元30，该单元30包含多个线路及多个导电衬垫；在该实施例中，所述衬垫与集成电路芯片的凸块面积大致相等，覆晶接合后即可电性导通。
具体地，多个线路包含第一线路41、第二线路42及第三线路43，所述线路实质上相互平行且朝第二方向Y延伸；而多个导电衬垫则包含第一导电衬垫51、第二导电衬垫52及第三导电衬垫53，其分别设置于第一线路41、第二线路42及第三线路43上。就导电衬垫的分布而言，第一导电衬垫51、第二导电衬垫52及第三导电衬垫53朝第一方向X依序布局，且在第二方向Y彼此错置，以形成三排走线的导电衬垫设计，如图3所示。
为清楚公开导电衬垫与线路的接合方式，以第一导电衬垫51为例，第一导电衬垫51可具有两连接端部54a、54b，所述两连接端部分别设于第一导电衬垫51于第二方向Y上的两侧，且所述两连接端部54a、54b朝第一方向X错置，并且分别与第一线路41连接。本发明的其它导电衬垫与线路也可具有类似结构，在此不另赘述。
根据本发明的优选实施例，各线路对应于其相邻的导电衬垫，具有朝第一方向X远离的偏移部分；如图3所示，第一线路41、第二线路42及第三线路43对应于其相邻的导电衬垫，并且分别具有朝第一方向X远离的第一偏移部分61、第二偏移部分62及第三偏移部分63。
以第一偏移部分61为例，包含一主体段611及两连接段612、613，主体段611实质上平行于第二方向Y，而连接段612、613分别连接于主体段611的两端部；更明确而言，连接段612、613与主体段611可构成一大于90度的夹角θ。以优选实施例而言，夹角θ介于90度至180度之间。换言之，就单元30而言，第一线路41对应于其相邻的第二导电衬垫52，并且具有远离的第一偏移部分61；第二线路42对应于其相邻的第一导电衬垫51及第三导电衬垫53，并且分别具有远离的第二偏移部分62；而第三线路43对应于其相邻的第二导电衬垫52，并且具有远离的第三偏移部分63。
须说明的是，如图3所示的三排衬垫设计，实际上各线路的左右两侧通常会分别有一相邻的导电衬垫存在，可以想见地，对应于两侧的导电衬垫，各线路上分别具有朝第一方向X远离的两偏移部分。
在本实施例中，将线路部分偏移之后，明显可增大线路与相邻导电衬垫的间距，对于机台精度导致的覆晶偏移，将具有较佳的容许度。
在本实施例中，各实质上相互平行的相邻线路之间，可界定出第一间距D1；各导电衬垫与其相邻导线的偏移部分之间，界定出第二间距D2；各相邻的偏移部分之间，界定出第三间距D3；各相邻的导电衬垫之间，沿第二方向Y上，具有第四间距D4。根据优选实施例，举例而言，第一间距D1约为10微米、第二间距D2约为13微米、第三间距D3约为4微米、第四间距D4约为40微米；换言之，第二间距D2与第一间距D1的尺寸比例约为1.3，第三间距D3与第一间距D1的尺寸比例约为0.4，第四间距与该第二间距的尺寸比例约为3。
此外，可界定导电衬垫具有沿第一方向X的一横向尺寸L1、及沿第二方向Y的一纵向尺寸L2。根据优选实施例，举例而言，横向尺寸L1约为19微米、纵向尺寸L2约为126微米；换言之，纵向尺寸L2与横向尺寸L1的比例约为6.63。
本发明的另一优选实施例如图4所示，其主要结构与前述实施例类似，在此不另赘述。在该实施例中，可适当地将导电衬垫的尺寸加大，其优点在于，即使在覆晶时因为机台精度导致凸块微小偏移，其仍会与导电衬垫全部有效导通。此外，由于导电衬垫的面积大于集成电路芯片的凸块面积，因此可避免公知技术为了确保电性导通而须考虑将凸块设计较大的缺点；而且凸块的尺寸就可弹性设计，例如调整凸块的长宽比例，进而缩减控制集成电路芯片第二方向Y上的尺寸。
在该实施例中，第一间距D1仍维持约10微米、第二间距D2约为5微米、第三间距D3约为5微米、第四间距D4约为20微米；换言之，第二间距D2与第一间距D1的尺寸比例约为0.5，第三间距D3与第一间距D1的尺寸比例约为0.5，第四间距与该第二间距的尺寸比例约为4。
此外，根据优选实施例，横向尺寸L1约为34微米、纵向尺寸L2约为98微米；换言之，纵向尺寸L2与横向尺寸L1的比例约为2.88。须说明的是，上述尺寸的公开仅用于示范，并非用以限制本发明。
通过上述公开，本发明利用线路偏移使得覆晶工艺中对于机台能力具有更高的容忍度，且凸块比较不易与其它线路误触。此外，由于线路偏移，可同时将衬垫尺寸加大，并调整凸块的分布，进而使集成电路芯片的尺寸缩小，达到降低制造成本的效果。
上述的实施例仅用来例举本发明的实施例，以及阐释本发明的技术特征，并非用来限制本发明的保护范围。任何熟悉该技术的人可轻易完成的改变或等效的变化均属于本发明的保护范围，本发明的保护范围应以所附权利要求书的范围为准。
权利要求
1.一种用以耦接芯片的配线结构，该配线结构设置于一基板上，该基板上定义出实质上相互垂直的一第一方向及一第二方向，该配线结构包含至少一单元，所述单元包含多个线路，实质上相互平行且朝该第二方向延伸；及多个导电衬垫，分别设于各所述线路上，且各所述相邻的导电衬垫朝该第一方向依序布局且在该第二方向彼此错置；其中各所述多个线路对应于其相邻的导电衬垫，并且具有朝该第一方向远离该导电衬垫的一偏移部分，该偏移部分包含一主体段及两连接段，该主体段实质上平行于该第二方向，而所述连接段分别连接于该主体段的两端部；且所述连接段与该主体段构成一实质上大于90度的夹角。
2.如权利要求1所述的配线结构，其中，各所述导电衬垫具有两连接端部，分别设于该导电衬垫于该第二方向上的两侧，且所述两连接端部朝该第一方向错置，并且分别与一线路连接。
3.如权利要求1所述的配线结构，其中，所述多个导电衬垫包含一第一导电衬垫、一第二导电衬垫及一第三导电衬垫；所述多个线路包含一第一线路、一第二线路及一第三线路，并且分别提供所述第一导电衬垫、第二导电衬垫及第三导电衬垫。
4.如权利要求3所述的配线结构，其中，所述第一线路、第二线路及第三线路对应于其相邻的导电衬垫，并且分别具有朝该第一方向远离的一第一偏移部分、第二偏移部分及第三偏移部分。
5.如权利要求3所述的配线结构，其中，该第一线路对应于其相邻的第二导电衬垫，并且具有远离的一第一偏移部分；该第二线路对应于其相邻的第一及第三导电衬垫，并且具有远离的第二偏移部分；以及该第三线路对应于其相邻的第二导电衬垫，并且具有远离的一第三偏移部分。
6.如权利要求2所述的配线结构，其中，各所述实质上相互平行的相邻线路之间界定出一第一间距，各所述导电衬垫与其相邻导线的偏移部分之间界定出一第二间距；其中该第二间距与该第一间距的尺寸比例实质上介于0.5至1.3之间。
7.如权利要求6所述的配线结构，其中，各所述相邻的偏移部分之间界定出一第三间距，该第三间距与该第一间距的尺寸比例实质上介于0.4至0.5之间。
8.如权利要求7所述的配线结构，其中，各所述相邻的导电衬垫之间沿该第二方向上具有一第四间距，该第四间距与该第二间距的尺寸比例实质上介于3至4之间。
9.如权利要求2所述的配线结构，其中，各所述导电衬垫具有沿该第一方向测量的一横向尺寸以及沿该第二方向测量的一纵向尺寸；该纵向尺寸与该横向尺寸的比例实质上介于2.88至6.63之间。
10.如权利要求1所述的配线结构，其中，该夹角实质上介于90度至180度之间。
全文摘要
本发明公开一种用以耦接芯片的配线结构，该配线结构设置于液晶显示器的基板上，在基板上可定义出实质上相互垂直的第一方向及第二方向；该配线结构包含至少一单元，所述单元包含多个线路，实质上相互平行且朝该第二方向延伸；及多个导电衬垫，分别设于所述线路上，且所述相邻的导电衬垫朝该第一方向依序布局且在该第二方向彼此错置；其中所述多个线路，对应于其相邻的导电衬垫，具有朝该第一方向远离该导电衬垫的一偏移部分。借此，在现有机台精度下，液晶显示器的芯片可具有较佳的导通效果及较小的尺寸。
文档编号G02F1/133GK101030004SQ20071010124
公开日2007年9月5日 申请日期2007年4月24日 优先权日2007年4月24日
发明者林绍平, 洪硕彦 申请人:友达光电股份有限公司