显示面板的制作方法

专利名称：显示面板的制作方法
技术领域：
本发明涉及显示面板。更具体地，本发明涉及可以能够有效地对存储在 像素中的电荷进行放电的显示面板。
背景技术：
通常，液晶显示器(LCD)包括LCD面板。LCD面板包括在其上形成 薄膜晶体管的薄膜晶体管基底、在其上形成滤色器的滤色器基底、以及在薄 膜晶体管基底和滤色器基底之间的液晶层。由于LCD面板不是自发射性的 (self-emissive),它可包括排列在薄膜晶体管基底后面的背光单元，以便 将光辐射到其中。根据液晶层的对准状态来调整从背光单元辐射的光的透射 率。
LCD可以是薄的、重量轻的、并且消耗很少的功率，但是大的LCD难 以制造，可以改善其对比率(contrastratio),并且可以加宽其4见角。
为了加宽LCD的视角，已经开发了图案化垂直对准(PVA: Patterned Vertically Aligned )模式的LCD。根据该PVALCD,在像素电极和公共电极 二者中形成切割图案，并使用通过切割图案形成的边缘场(fringe field)来 调整液晶微粒(molecule )的倾斜方向，从而改善视角。
在PVALCD中，通过液晶微粒传输的光的相位延迟可取决于LCD的前 面和侧面之间的视角而显著地改变。因此，低灰度级的亮度可以在LCD的 侧面显著地增加，从而恶化了可见度(visibility)并降低了对比率。为了解 决这个问题，已经开发了超PVA (SPVA) LCD。根据SPVA LCD，将像素
电极划分为其上直接施加数据电压的第一部分以及相对于第一部分电浮置 的第二部分。
当LCD面板关断时，通过栅极线将接地电压施加到其中。这样，接地 电压也被施加到薄膜晶体管的栅极电极。在这个情况中，由于在薄膜晶体管 中可以流动大约10pA到lnA的电流，所以可以通过数据线在几百毫秒中将 存储在像素中的电荷放电到外部。
然而，由于在SPVALCD中的像素电极的第二部分是电浮置的(即，第 二部分与第一部分、薄膜晶体管、和数据线电隔离)，所以不能适当地将在 像素电极的第二部分中存储的电荷放电。
由于不能轻易地将这些电荷放电，所以可以将具有相同极性的电压同时 施加到液晶上。这样，即使在LCD面板关断时，也可能在LCD面板上保留 后像(afterimage),并且可以在LCD面板的操作期间发生闪烁。

发明内容
本发明提供了能够改善亮度和侧面可见度的显示面板。
本发明的附加特征将在接下来的描述中陈述，并且将部分地从所述描述 中显现，或者可通过实践本发明而获知。
本发明公开一种显示面板，其包括多条栅极线，用以接收具有栅极导 通电压和栅极截止电压的栅极脉沖；多条数据线，与栅极线交叉并与其绝缘， 所述数据线用以接收第一数据电压；以及多个像素，分别配置在通过栅极线 和数据线定义的多个像素区域中。像素包括第一薄膜晶体管、第一液晶电容 器、耦合电容器、第二液晶电容器和放电电路。所述第一薄膜晶体管连接到 第n条栅极线和第m条数据线，用以响应于具有栅极导通电压的栅极脉冲而 输出第一数据电压，其中n和m是自然数。第一液晶电容器连接到第一薄膜 晶体管，用以充电作为主像素电压的第一数据电压，所述耦合电容器并联地 连接到第一液晶电容器，用以接收第一数据电压，以及第二液晶电容器串联 地连接到耦合电容器，用以充电作为子像素电压的第二数据电压。所述,第二 数据电压低于第一数据电压。所述放电电路，连接在耦合电容器和第二液晶 电容器之间，用以形成存储在第二液晶电容器中的电荷的放电路径。
本发明还公开了一种显示面板，其包括阵列基底，具有用以接收栅极 脉冲的多条栅极线、与所述栅极线交叉并与其绝缘的多条数据线、以及分别 配置在由所述栅极线和数据线定义的多个像素区域中的多个像素。所述栅极 脉冲具有栅极导通电压和栅极截止电压，并且所述数据线接收第一数据电
压。相对的基底在与所述阵列基底面对的同时与其耦接。所述相对的基底包 括公共电极、以及插入在所述阵列基底和所述相对的基底之间的液晶层。像 素包括第一薄膜晶体管、主像素电极、子像素电极、和第二薄膜晶体管。 第一薄膜晶体管连接到第n条栅极线和第m条数据线，用以响应于具有栅极
导通电压的栅极脉冲而输出第 一数据电压。主像素电极连接到第 一薄膜晶体 管的第一漏极电极，用以接收作为主像素电压的第一数据电压，以及子像素 电极与所述主像素电极分隔开并与所述第一漏极电极部分重叠，用以接收比 第一数据电压低的、作为子像素电压的第二数据电压。第二薄膜晶体管连接 到所述子像素电极，用以形成子像素电极的电压的放电路径。
应该理解，前面的概括描述和接下来的详细描述二者都是示范性和说明 性的，并意欲提供如权利要求所保护的本发明的进一步说明。


附示了本发明的实施例，并与说明书 一起用于说明本发明的原理， 其中包括附图是为了提供本发明的进一步理解，且附图被合并并构成了本说 明书的一部分。
图1是根据本发明的示范实施例、包括在显示面板中的第(nxm)像素 的等效电路图2和图3示出了图1的等效电路的波形的图； 图4示出了图1的像素的布局； 图5是沿图4的线I-I'的横截面视图； 图6是沿图4的线I1-II，的横截面视图； 图7是沿图4的线III - III，的横截面视图8是根据本发明的又一示范实施例、包括在显示面板中的第(nxm)
像素的等效电路图9示出了图8的像素的布局。
具体实施例方式
下文中，将参考示出了本发明的实施例的附图来更全面地描述本发明。 然而，本发明可以以许多不同的形式来实现，并不应该理解为限于这里陈述 的实施例。而是，提供这些实施例，以便使本公开彻底，并且本公开将向本 领域的技术人员全面地传达本发明的范围。在附图中，可以为了清楚而放大 层和区域的尺寸和相对尺寸。在附图中，相同的附图标记指的是相同的元件。
将理解的是，当元件或层被称为是"在"另一个元件或层"上"或"连 接到，，另一个元件或层时，其可以直接地或间接地"在"其它元件或层"上"、或者直接地或间接地"连接到"其它元件或层。相反地，当元件被称为是"直 接在"另一个元件或层"上"或"直接连接到"另一个元件或层时，没有居 间元件或层存在。
图1是根据本发明的示范实施例、包括在显示面板中的第(nxm)像素 的等效电路图，以及图2是示出了图l的等效电路的波形的图。
参考图1和图2，该第(nxm)像素包括第n条栅极线GLn、第m条数 据线DLm、第一薄膜晶体管T1、以及放电电路DC。第一薄膜晶体管T1连 接到第n条栅极线GU和第m条数据线DLm。
具体地，第一薄膜晶体管Tl的第一栅极电极GE1连接到第n条栅极线 GLn，而其第一源极电极SE1连接到第m条数据线DLm。第一薄膜晶体管 Tl还包括第一漏极电极DE1。
当将栅极脉冲Gni施加到第n条栅极线GLn时，将数据电压Vcn施加到 了第m条数据线DLm。栅极脉冲Gni包括被维持于第一时间间隔tl的栅极导 通电压V。n和被维持于第二时间间隔t2的栅极截止电压V。ff。第二时间间隔 t2跟随在第 一 时间间隔11后。
在第一薄膜晶体管Tl响应于栅极脉沖Gni而在第一时间间隔tl导通时， 被施加到第 一 源极电极SE1的数据电压Vd被输出到第 一 漏极电极DE1 。
在第一时间间隔tl之后，第一薄膜晶体管Tl响应于栅极脉冲Gni而在 与第二时间间隔t2对应的栅极截止电压V。ff的状态中截止。
放电电路DC连接到第(n - 1 )条栅极线GL(n- d和第m条数据线DL(m)。
具体地，放电电路DC包括第二薄膜晶体管T2,其具有的第二栅极电极 GE2连接到第(n - 1 )条栅极线GL(n—1}，而第二源极电极SE2连接到第m 条数据线DLm。第二薄膜晶体管T2还包括第二漏极电极DE2。
当栅极脉冲G^i被施加到第(n - 1 )条栅极线GL(n-D上时，数据电压 Vd2被施加到第m条数据线DLm。栅极脉冲Gn-u包括被维持于第三时间间 隔t3的栅极导通电压V。n和被维持于第四时间间隔t4的栅极截止电压V。ff。 第四时间间隔t4跟随在第三时间间隔t3后。
当第二薄膜晶体管T2响应于栅极脉冲G(n.w而在第三时间间隔t3导通 时，被施加到第二源极电极SE2的数据电压Vd2被输出到第二漏极电极DE2 。
在第三时间间隔t3之后，在第四时间间隔t4中第二薄膜晶体管T2截止。
第(nxm)像素还包括主像素MP、耦合电容器Qp、和子像素SP。主
像素MP通过第一薄膜晶体管Tl的第一漏极电极DE1而并联地连接到耦合 电容器Ccp，并且耦合电容器Ccp串联连接到子像素SP。
主像素MP包括第一液晶电容器C^和第一存储电容器Cstl,它们并联 地连接到第 一 漏极电极DE1 。
具体地，第一液晶电容器C^的第一端连接到第一薄膜晶体管Tl的第 一漏极电极DE1，而其第二端连接到施加了公共电压Ve。m的公共电极。第
一存储电容器Csu的第一端连接到第一液晶电容器dd的第一端，而其第二
端连接到公共电极。
耦合电容器Ccp连接在主像素MP和子像素SP之间。也就是说，耦合电 容器Ccp的第一端连接到第一漏极电极DEl,而其第二端连接到子像素SP。
子像素SP包括第二液晶电容器Cw和第二存储电容器Cst2,它们彼此并 联地连接到耦合电容器Ccp的第二端。
具体地，第二液晶电容器Cle2的第 一端连接到耦合电容器Cep的第二端，
而第二液晶电容器Qc2的第二端连接到公共电极。第二存储电容器Cw的第 一端连接到耦合电容器Cep的第二端，而第二存储电容器Cst2的第二端连接 到公共电极。此外，第二液晶电容器de2的第一端和第二存储电容器Cst2的
第一端也连接到包括在放电电路DC中的第二薄膜晶体管T2的第二漏极电 极DE2。
当将栅极导通电压V。n施加到第n条栅极线GLn时，第一薄膜晶体管Tl 导通，使得施加到数据线DLm的数据电压Vdl被输出到第 一漏极电极DEI 。 输出到第一漏极电极DEI的数据电压V^在主像素MP的第一液晶电容器 C,d和子像素SP的第二液晶电容器Ck2中充电。然而，在子像素SP的第二
液晶电容器dc2中充电的电压由于耦合电容器Ccp而小于在主像素MP的第
一液晶电容器Clcl中充电的电压。
第二液晶电容器C^的液晶微粒由于在第一液晶电容器Qe,和第二液晶 电容器C,c2中的充电的电压的差异，而被倾斜小于第一液晶电容器Cw的液
晶微粒。当组合传输通过主像素MP和子像素SP的光时，可以在不降低LCD 前面的亮度的情况下改善侧面视角。
与图l的显示面板不同，在传统的显示面板中，由于处于栅极截止电压 的状态中的栅极脉冲Gm被施加到第n条栅极线GLn,所以第一薄膜晶体管 Tl截止并用作电阻器。这样，第一液晶电容器Clc可由于第一薄膜晶体管
Tl而通过第m条数据线DLm对外部放电。然而，由于通过耦合电容器Ccp
而第二液晶电容器de2;故浮置，所以第二液晶电容器CM可能没有对外部放 电。
然而，根据图1的显示面板，第二液晶电容器C,c2的第一端连接到放电 电路DC的第二薄膜晶体管T2，从而为第二液晶电容器C,e2提供了放电路径。
更具体地，当将处于栅极截止电压V。ff状态中的栅极脉冲Gni施加到第 n条栅极线GLn时，第一薄膜晶体管Tl截止。在这个情况中，由于第(n -1 )条栅极线GL(n- l)也维持在栅极截止电压V。ff，所以在放电电路DC 中的第二薄膜晶体管T2被截止。
因此，第二薄膜晶体管T2也用作将第二液晶电容器C,c2的第一端连接 到第m条数据线DU的电阻器。结果，第二液晶电容器Q。也可由于第二 薄膜晶体管T2而对外部放电。
当处于栅极导通电压V。。状态的栅极脉沖G(n—u)被施加到第(n- 1 )条 栅极线GL^-D时，放电电路DC中的第二薄膜晶体管T2导通。因此，由于 数据电压Vd2而在第二液晶电容器Cle2中预先充电预定量电荷。如果预先在 第二液晶电容器Clc2中充电过多的电荷，则在短时间间隔t2可能不足以执行 放电，该短时间间隔t2是维持第n条栅极线GLn的栅极截止电压V。ff的期间。
为了使可存储在第二液晶电容器de2中的电荷量最小化，可以调整尺寸，即
第二薄膜晶体管T2的驱动性能。具体地，第二薄膜晶体管T2可以设计为具 有为第一薄膜晶体管T1的尺寸的20%或更小的尺寸。例如，当晶体管的尺 寸被定义为W/L ( W和L分别表示沟道宽度和沟道长度)时，第二薄膜晶 体管T2可被设计为具有第一薄膜晶体管Tl的尺寸的20%或更小的尺寸。
图2和图3示出了根据本发明的示范性实施例的、包括在显示面板中的 主像素MP和子像素SP的电压波形的图。图2示出了主像素电压Vmp和子 像素电压V叩在没有放电电路的第(nxm)像素的正常操作期间的波形。图 2还示出了主像素电压Vmp.和子像素电压Vsp.在具有第二薄膜晶体管T2的 放电电路的第(nxm)像素的正常操作期间的波形，其中第二薄膜晶体管 T2的小大是第一薄膜晶体管Tl的尺寸的20%或更小。图3示出了主^象素电 压Vmp和子像素电压Vsp在没有放电电路的第(nx m)像素的正常操作期间 的波形。图3还示出了主像素电压Vmp.和子像素电压Vsp.在具有第二薄膜 晶体管T2的放电电路的第(nxm)像素的正常操作期间的波形，其中第二
薄膜晶体管T2的小大是第一薄膜晶体管Tl的尺寸的20%或更小。
如图2所示，尽管每个像素具有包括第二薄膜晶体管T2的放电电路， 在正常操作时没有问题出现。然而，当第二薄膜晶体管T2具有比第一薄膜 晶体管Tl的尺寸的20%更大的尺寸时，可以在子像素电压Vsp.和Vsp之间 出现电压差，如图3所示。因此，如上所述，第二薄膜晶体管T2可设计为 具有为第一薄膜晶体管Tl的尺寸的20%或更小的尺寸。
图4是图1的第(nxm)像素的布局，图5是沿图4的线I-I，的横截 面视图，图6是沿图4的线I1-II'的横截面视图，以及图7是沿图4的线 III-m'的横截面视图。
参考图4和图5,显示面板100包括阵列基底110、在面对阵列基底110 的同时耦接到阵列基底110的相对的基底120、以及插入在阵列基底110和 相对的基底120之间的液晶层130。
阵列基底110包括第一基础基底111,和形成在第一基础基底上的栅极
线GLn、 GLw、…...以及数据线DLm、 DLm+1.......。栅极线GLn、 GLn.,.......
在第一方向Dl上延伸，而数据线DLm、 DLm+1.......在第二方向D2上延伸，
该第二方向D2实际上垂直于第一方向Dl。此外，数据线DLm、 DLm+1.......
与栅极线GLn、 GL^.......交叉，并与其绝缘，从而通过栅极线GLn、
GL^.......和数据线DLm、 DLm+1.......定义了多个像素区域。
在第一基础基底111上排列栅极绝缘层112、半导体岛(island) 113、 和欧姆触点岛114。
半导体岛113可以是氢化非晶硅或多晶硅，以及欧姆触点岛114可以是 掺杂有高浓度杂质的非晶硅、多晶硅或硅化物。欧姆触点岛114成对地配置 在半导体岛113上。
每个像素区域可包括第一薄膜晶体管Tl、第二薄膜晶体管T2、主像素 MP和子像素SP。
参考图5,第一薄膜晶体管Tl连接到栅极线GU和数据线DLm。第一 薄膜晶体管Tl的栅极电极GE从栅极线GLn分支，而其源极电极SE从数据 线DLm分支。第一薄膜晶体管Tl的第一漏极电极DE1连接到主像素MP。
第一薄膜晶体管Tl响应于通过栅极线GLn施加的栅极脉冲，而向第一 漏极电极DE1输出通过数据线DLm施加的数据电压。
主像素MP包括主像素电极MPE和主存储电极MSE,而子像素SP包
括子像素电极SPE和子存储电极SSE。主像素电极MPE和子像素电极SPE 具有彼此不同的尺寸。与数据线DLm平行的主像素电极MPE和子像素电极 SPE的横侧可以在第一方向Dl,即栅极线GU的延伸方向上弯曲。
主像素电极MPE通过第一接触孔C1而连接到第一薄膜晶体管Tl的第 一漏极电极DE1，并且其接收数据电压。
子像素电极SPE与第一漏极电极DE1的延伸部分A重叠，以形成耦合 电容器Ccp。
主像素电极MPE与子像素电极SPE分隔开。因此，主像素电极MPE 在第一时间间隔tl期间电容性地耦接到子像素电极SPE (见图1 )，在第一 时间间隔tl期间处于栅极导通电压V。n状态的栅极脉冲Gni被施加到第一薄 膜晶体管T1。在第一时间间隔tl之后，由于在第二时间间隔t2期间第一薄 膜晶体管Tl截止，所以主像素电极MPE与子像素电极SPE电绝缘。在本 示范实施例中，在一个像素区域中位于主像素电极MPE和子像素电极SPE 之间的区域对应于没有像素电极的区域，并将定义为第一开口 (opening) 01。
主存储电极MSE和子存储电极SSE彼此整体地形成，并分别与主像素 电极MPE和子像素电极SPE重叠。详细地说，主存储电极MSE在第一方 向D1方向延伸，并与主像素电极MPE部分重叠。主像素电极MPE与主存 储电极MSE部分地重叠，以形成第一存储电容器Csu。
子存储电极SSE在插入主存储电极MSE的同时在第二方向D2上延伸， 并部分地与子像素电极SPE重叠。子像素电极SPE与子存储电极SSE重叠， 以形成第二存储电容器Cst2。公共电压Vcom被施加到主存储电极MSE和子 存储电极SSE。
参考图4、.图6和图7，第二薄膜晶体管T2连接到第(n- 1 )条栅极线 GLn— t和第m条数据线DLm。
第二薄膜晶体管T2的栅极电极GE(m)从第(n - 1 )条栅极线GL(n-D分 支，而其源极电极SE(n.D从数据线DU分支。第二薄膜晶体管T2的第二漏 极电极DE2与源极电极SE(n-D分隔开预定的距离。此外，第二漏极电极DE2 部分地延伸，以便通过第二接触孔C2连接到子像素电极SPE。因此，包括 子像素电极SPE的第二液晶电容器Qe2连接到第二薄膜晶体管T2,从而为
第二液晶电容器C,c2提供了放电路径。
第二薄膜晶体管T2共享连接到第(n - 1 )条栅极线GL(n-D的第一薄膜 晶体管Tl的栅极电极GE(n力、以及源极电极SEo^和半导体层113。因此， 由于第二薄膜晶体管T2和第一薄膜晶体管Tl实际上可以同时通过相同的处 理来形成，所以不需要形成第二薄膜晶体管T2的附加处理。
参考图5，相对的基底120包括第二基础基底121 、黑矩阵(black matrix) 122、滤色器层123、和公共电极124。
黑矩阵122包括阻光(light blocking )材料，并形成在第二基础基底121 上。在一个像素的非有效(non-effective)区域中形成黑矩阵122以便防止 光泄漏。
滤色器层123包括红色、绿色、和蓝色滤色器，并形成在一个像素的有 效区域中。
公共电极124形成在黑色矩阵122的整个区域以及滤色器层123之上。 可以通过图案化处理而在公共电极124上形成多个第二开口 02。第二开口 02形成在与第一开口 01不同的位置上。此外，每个第一开口01位于两个 相邻的第二开口 02之间。
在一个像素区域中，第一开口 01和第二开口 02形成其中液晶微粒在 不同的方向上对准的多个域(domain)。如上所述，液晶微粒在不同的域中 在不同的方向上对准，从而减少了由于域之间的相互补偿效果导致的可见度 根据视角的改变。因此，显示设备可具有更宽的视角。
图8是根据本发明的又一示范实施例、包括在显示面板中的第(nxm) 像素的等效电路图，而图9是图8的像素的布局。
在图8和图9中，相同的附图标记指的是与图1和图4中相同的元件， 并因此将省略相同元件的详细描述。
参考图8和图9,第(nxm)像素包括第n条栅极线GLn和第m条数 据线DLm、第一薄膜晶体管T1、和放电电路DC。第一薄膜晶体管T1连接 到第n条栅极线GLn和第m条数据线DLm。放电电路DC包括第二薄膜晶 体管T2。
图8和图9的显示面板为第二液晶电容器Ck2提供了与在前实施例不同 的放电路径。
详细地说，通过连接到第(n-1)条栅极线和第(m+l)条数据线的第 二薄膜晶体管T2形成了第二液晶电容器de2的放电路径。也就是说，当第
一薄膜晶体管Tl响应于处于栅极截止电压V。ff状态中的栅极脉冲Gni而截 止时，通过第(m+l)条数据线开始在第二液晶电容器Qc2中存储的电荷的 放电。
如上所述，在显示面板中形成电浮置的第二液晶电容器的放电路径，从 而可以有效地对存储在第二液晶电容器中的电荷进行放电。
这样，显示面板可以防止由存储在第二液晶电容器中的电荷导致的显示 屏幕上的后像，从而改善了显示面板的显示质量。
对于本领域的技术人员显然的是，可以在不脱离本发明的精神或范围的 情况下，在本发明中进行各种修改和变化。因此，本发明意欲覆盖本发明的 所述修改和变化，只要它们落入所附权利要求以及它们的等同物的范围内即 可。
相关申请的交叉引用
本申请要求2006年11月23提交的韩国专利申请No.l0-2006-116487的 优先权权益，为了所有目的而通过参考将其合并于此，就像是在这里陈述一样。
权利要求
1.一种显示面板，包括多条栅极线，用以接收包括栅极导通电压和栅极截止电压的栅极脉冲；多条数据线，与栅极线交叉并与其绝缘，所述数据线用以接收第一数据电压；以及多个像素，分别配置在通过栅极线和数据线定义的多个像素区域中；其中，像素包括第一薄膜晶体管，连接到第n条栅极线和第m条数据线，用以响应于具有栅极导通电压的栅极脉冲而输出第一数据电压，n和m是自然数；第一液晶电容器，连接到第一薄膜晶体管，用以充电第一数据电压作为主像素电压；耦合电容器，并联地连接到第一液晶电容器，用以接收第一数据电压；第二液晶电容器，串联地连接到耦合电容器，用以充电第二数据电压作为子像素电压，所述第二数据电压低于第一数据电压；以及放电电路，连接在耦合电容器和第二液晶电容器之间，用以形成存储在第二液晶电容器中的电荷的放电路径。
2. 根据权利要求1的显示面板，其中所述放电电路包括第二薄膜晶体管。
3. 根据权利要求2的显示面板，其中所述第一薄膜晶体管包括 第 一栅极电极，连接到第n条栅极线；第一源极电极，连接到第m条数据线；以及 第一漏极电极，其中，所述第二薄膜晶体管包括 第二栅极电极，连接到第(n-l)条栅极线； 第二源极电极，连接到第m条数据线；以及 第二漏极电极，连接在耦合电容器和第二液晶电容器之间。
4. 根据权利要求3的显示面板，其中所述放电路径包括第二薄膜晶体 管和第m条数据线。
5. 根据权利要求3的显示面板，其中当第一薄膜晶体管响应于具有栅 极截止电压的栅极脉沖而截止时，开始存储在第二液晶电容器中的电荷的放 电。
6. 根据权利要求2的显示面板，其中所述第一薄膜晶体管包括 第一栅极电极，连接到第n条栅极线；第一源极电极，连接到第m条数据线；以及 第一漏极电极，其中，所述第二薄膜晶体管包括第二栅极电极，连接到第(n-l)条栅极线；第二源极电极，连接到第(m+l)条数据线；以及第二漏极电极，连接在耦合电容器和第二液晶电容器之间。
7. 根据权利要求6的显示面板，其中所述放电路径包括第二薄膜晶体 管和第(m+l)条数据线。
8. 根据权利要求2的显示面板，其中第二薄膜晶体管的W/L是第一薄 膜晶体管的W/L的20%或更少，W是薄膜晶体管的沟道宽度，L是其沟道 长度。
9. 根据权利要求1的显示面板，其中所述像素还包括 第一存储电容器，与第一液晶电容器并联地连接；以及 第二存储电容器，与第二液晶电容器并联地连接。
10. —种显示面板，包括阵列基底，包括用以接收栅极脉冲的多条栅极线、与所述栅极线交叉并 与其绝缘的多条数据线、以及分别配置在由所述栅极线和数据线定义的多个 像素区域中的多个像素，其中所述栅极脉冲包括栅极导通电压和栅极截止电 压，并且所述数据线接收第一数据电压；相对的基底，在面对所述阵列基底的同时与所述阵列基底耦接，所述相对的基底包括公共电极；以及液晶层，插入在所述阵列基底和所述相对的基底之间， 其中像素包括第一薄膜晶体管，连接到第n条栅极线和第m条数据线，用以响应于 具有栅极导通电压的栅极脉冲而输出第 一数据电压；主像素电极，连接到第一薄膜晶体管的第一漏极电极，用以接收作为主 像素电压的第一数据电压；子像素电极，与所述主像素电极分隔开并与所述第一漏极电极部分重 叠，用以接收比第一数据电压低的、作为子像素电压的第二数据电压；以及 第二薄膜晶体管，连接到所述子像素电极，用以形成子像素电极的电压 的放电路径。
11. 根据权利要求IO的显示面板，其中所述第一薄膜晶体管包括 第一栅极电极，从第n条栅极线分支；以及第一源极电极，配置在第一栅极电极上，并且所述第一源极电极从第m 条数据线分支，其中，所述第二薄膜晶体管包括 第二栅极电极，从第(n-l)条栅极线分支；第二源极电极，配置在第二栅极电极上，并且所述第二源极电极从第m 条数据线分支；以及第二漏极电极，与第二源极电极分隔开并连接到所述子像素电极。
12. 根据权利要求11的显示面板，其中所述放电路径包括第二薄膜晶 体管和第m条数据线。
13. 根据权利要求10的显示面板，其中所述第一薄膜晶体管包括 第 一栅极电极，从第n条栅极线分支；以及第一源极电极，配置在第一栅极电极上，所述第一源极电极从第m条 数据线分支，其中，所述第二薄膜晶体管包括 第二栅极电极，从第(n-l)条栅极线分支；第二源极电极，配置在第二栅极电极上，所述第二源极电极从第(m+l) 条数据线分支；以及第二漏极电极，与第二源极电极分隔开并连接到所述子像素电极。
14. 根据权利要求13的显示面板，其中所述放电路径包括第二薄膜晶 体管和第(m+l)条数据线。
15. 根据权利要求10的显示面板，其中所述像素还包括 主存储电极，与主像素电极的边沿部分地重叠；以及 子存储电极，与子像素电极的边沿部分地重叠。
16. 根据权利要求15的显示面板，其中所述主存储电极与子存储电极 整体形成。
17. 根据权利要求10的显示面板，其中所述第一薄膜晶体管和第二薄膜晶体管基本上同时通过相同的处理来形成。
18.根据权利要求17的显示面板，其中第二薄膜晶体管的W/L是第一 薄膜晶体管的W/L的20。/。或更少，W是薄膜晶体管的沟道宽度，L是薄膜 晶体管的沟道长度。
全文摘要
在包括多个像素的显示面板中，每个像素包括第一薄膜晶体管、第一液晶电容器和第二液晶电容器、耦合电容器、以及放电电路。所述第一液晶电容器通过所述第一薄膜晶体管连接到数据线。所述第二液晶电容器通过耦合电容器而并联地连接到第一液晶电容器。放电电路连接在耦合电容器和第二液晶电容器之间，并且其对存储在第二液晶电容器中的电荷进行放电。
文档编号G02F1/1362GK101187766SQ20071018824
公开日2008年5月28日 申请日期2007年11月23日 优先权日2006年11月23日
发明者朴贞恩, 李庸羽, 金希骏 申请人:三星电子株式会社