专利名称：图像传感器的制作方法
技术领域：
本发明涉及一种图像传感器和制造该图像传感器的方法，且具体涉及ー种通过使用互补金属氧化物半导体(CMOS)技术制造的图像传感器(在下文中称作CMOS图像传感器)和用于制造该图像传感器的方法。
背景技术：
CMOS图像传感器包括两个区域，其中ー个为具有光电ニ极管的像素区域，另ー个为具有用于处理像素信号的电路的逻辑电路区域。以下将描述该像素区域的衬底结构。在衬底上形成光电ニ极管，在光电ニ极管上形成多个绝缘层以便使其间的各层绝缘且使器件钝化。此外，用于吸收色彩的滤色器和用于收集光的微透镜形成在所述多个绝缘层上。通常，当入射在像素区域中的光电ニ极管上的光的量增加时，图像传感器的感光性被改善。因此，为了改善感光性的特征，光电ニ极管的面积应该大，或应调整焦距以便将最大量的光聚焦在该光电ニ极管上。此外，应减小从光电ニ极管到微透镜的距离以便减小入射在光电ニ极管上的光的损失。然而，因为光电ニ极管的面积随像素数目的増加而减小并且金属互连层由多层形成，所以光电ニ极管上的绝缘层的厚度増加。因此，已使用选择性地蚀刻像素区域中的绝缘层的方法，以便减小从光电ニ极管到微透镜的距离。即，已使用打开像素区域井覆盖逻辑电路区域的掩模图案来仅仅蚀刻像素区域中的绝缘层。通过减少光电ニ极管上的不必要的绝缘层而减小从微透镜到光电ニ极管的距离的方法公开在题为“ Image sensor having improved sensitivity and method for makingsame”的美国专利申请公开2006/0183265中。然而，当根据现有技术通过使用选择性蚀刻エ艺来选择性蚀刻绝缘层时，在蚀刻エ艺之后，在蚀刻界面区域中形成具有约70度的大角度的斜坡，其中术语“蚀刻界面区域”表示像素区域与逻辑电路区域之间的界面区域。图I说明展示像素区域与逻辑电路区域之间的界面区域中蚀刻的绝缘层的斜坡的横截面图。光刻胶图案(PR)120打开像素区域而覆盖逻辑电路区域。像素区域中的绝缘层110蚀刻至给定深度。此时，虽然在该界面区域中实施斜坡蚀刻エ艺，但界面区域中的斜坡的角度变为约70度。就此而言，当斜坡的角度与上文所提情况的斜坡的角度一样大时，形成的后续滤色层具有不良的均匀性。此外，当在滤色处理中在施加用于过滤的光刻胶之后实施曝光和显影エ艺时，在曝光エ艺期间由于陡峭斜坡区域而常常显著地发生漫反射，这也不利地影响光刻エ艺。在此期间，可通过使用在蚀刻绝缘层期间产生大量聚合物的干蚀刻条件下实施斜坡蚀刻エ艺以减小斜坡的角度。然而，难以获得足以实现后续エ艺的平滑进行所需的减小的角度，且所产生的大量聚合物变成不易在后续清洗处理中移除的粒子，从而使得器件特性和エ艺良品率可能劣化。
发明内容
本发明的实施方案涉及提供用于制造图像传感器的方法，该方法可改善随后エ艺的裕度(margin)，当蚀刻光电ニ极管上的绝缘层时使像素区域与逻辑电路区域之间的界面区域中的斜坡的角度最小化。根据本发明的另一方面，提供用于光刻エ艺以实现上述方面的光掩模。
根据本发明的第一方面，提供一种制造图像传感器的方法。该方法包括在逻辑电路区域和像素区域中的衬底上形成绝缘层；在绝缘层上形成光刻胶；图案化该光刻胶以形成其中暴露像素区域中的绝缘层而不暴露逻辑电路区域中的绝缘层的光刻胶图案，其中光刻胶图案的厚度在像素区域与逻辑电路区域之间的界面区域中在从逻辑电路区域到像素区域的方向上逐渐减小；和在光刻胶图案的蚀刻速率与绝缘层的蚀刻速率基本相同的条件下在绝缘层和光刻胶图案上实施回蚀刻エ艺。根据本发明的第二方面，提供一种用于光刻エ艺以选择性地蚀刻图像传感器的像素区域中的绝缘层的光掩模。该光掩模包括第一区域，在该第一区域中，形成在衬底上的光刻胶被移除，其中第一区域对应于像素区域；第三区域，在该第三区域中，形成在该衬底上的光刻胶保留而未被蚀刻，其中第三区域对应于逻辑电路区域；和具有图案的第二区域，通过该图案，在从第一区域到第三区域的方向上逐渐减小传输至衬底上的光的量，其中第ニ区域对应于像素区域与该逻辑电路区域之间的界面区域。根据本发明的第三方面，提供一种制造图像传感器的方法。该方法包括在逻辑电路区域和像素区域中的衬底上形成绝缘层；在绝缘层上形成光刻胶；制备具有图案的光掩模，通过该图案，在从逻辑电路区域到该像素区域的方向上逐渐减小传输至衬底上的光的量，其中光掩模的图案对应于在像素区域与逻辑电路区域之间的界面区域；通过使用该光掩模来图案化光刻胶以形成光刻胶图案，其中暴露像素区域中的绝缘层而不暴露逻辑电路区域中的绝缘层，其中光刻胶图案的厚度在界面区域中在从逻辑电路区域到像素区域的方向上逐渐减小；和在暴露的绝缘层上实施回蚀刻エ艺。
图I说明展示像素区域与逻辑电路区域之间的界面区域中蚀刻的绝缘层的斜坡的横截面图。图2A至图2C说明展示根据本发明实施方案的用于制造图像传感器的方法过程的显微图。图3说明根据本发明实施方案的光掩模的平面图。
图4A和图4B说明展示根据本发明其它实施方案的光掩模的形状的平面图。
具体实施例方式图2A至图2C说明展示根据本发明实施方案的用于制造图像传感器的方法过程的显微图。显微图展示通过本发明的方法制造的样品。通过使用制造具有O. 11 μ m级线宽的互补金属氧化物半导体(CMOS)图像传感器的エ艺来制造样品。參考图2A至图2C，像素区域与逻辑电路区域之间的界面区域被放大，可发现该界面区域中的斜坡与图I中所说明的现有技术中的斜坡相比更平缓。參考图2A，用于i-Line的正性光刻胶形成在绝缘层210上以具有约27,000 A的厚度，接着，通过使用本发明中所提出的光掩模在正性光刻胶上实施曝光エ艺和显影エ艺。因为在图3中说明本发明中所提出的光掩模的平面图，所以将在稍后详细地描述光掩模的 形状。绝缘层210包括用于器件结构的层间绝缘的氧化物层。在NA为约O. 55且σ为约O. 60的照明条件下，且在约3，350J/m2的能量(在i_Line步进机中焦距设定为O μ m)下实施曝光エ艺，其中NA和σ为分别与亮度和图像对比度有关的參数。上文所提及的“焦距设定为O”意味着不需要调整衬底在i-Line步进机中的高低以便聚焦在光刻胶上。光刻胶的厚度和曝光エ艺的条件可根据器件的类型、曝光装置的类型等等来改变。更优选的是，在NA为约O. 4至约O. 7且σ为约O. 4至约O. 8的照明条件下，且在约2，000J/m2至约5，000J/m2的能量下实施曝光エ艺。在此条件下，可将焦距设定为O μ m，或可将焦距设定为-I μ m至I μ m的范围。虽然将焦距设定至-I μ m至I μ m的范围，但结果可能不改变。參考图2A，当通过使用本发明中所提出的光掩模来实施曝光エ艺和显影エ艺时，像素区域A上的光刻胶被移除，而逻辑电路区域C上的光刻胶保留，从而形成图案化的光刻胶220。此外，可发现像素区域A与逻辑电路区域C之间的界面区域B上的图案化的光刻胶220的厚度在从像素区域A到逻辑电路区域C的方向上逐渐增加。界面区域B上的图案化光刻胶220的斜坡的角度为约0. 5度，更优选的是，界面区域B上的图案化光刻胶220的斜坡的角度在约0. 4度至约15度的范围内。參考图2B，在图案化的光刻胶220的蚀刻速率与绝缘层210的蚀刻速率彼此类似的条件下实施回蚀刻エ艺，由此将界面区域B中的图案化的光刻胶220和绝缘层210蚀刻至给定深度。结果，如图2B中所展示，界面区域B中蚀刻的绝缘层210'的斜坡变得非常平缓。即，通过该回蚀刻エ艺，界面区域B中图案化的光刻胶220的斜坡的角度反映在界面区域B中蚀刻的绝缘层21(V上。在压カ为约1，OOOmT且功率为约800W的条件下，使用流量约30sccm的CHF3气体、流量约30SCCm的O2气体和流量约1，OOOsccm的Ar气体在高压氧化蚀刻装置中实施回蚀刻エ艺。一般而言，绝缘层210的厚度为约40,000 A至约70,000人的范围。当绝缘层210的厚度为约46，000人时，在上文所提及的条件下实施回蚀刻エ艺之后，绝缘层210的总厚度减小约15,000 換言之，绝缘层210的总厚度减小约33%。結果，从光电ニ极管到微透镜的距离减小约15,0001回蚀刻エ艺的条件可根据器件的类型、回蚀刻装置的类型等来改变。更优选的是，在压カ为约50mT至约l，500mT且功率为约300W至约1，000W的条件下，使用流量约IOsccm至约50sccm的CHF3气体、流量约IOsccm至约50sccm的O2气体和流量约300sccm至约I, 500sccm的Ar气体来实施回蚀刻エ艺。因为界面区域B中图案化的光刻胶220的斜坡的角度反映在界面区域B中蚀刻的绝缘层210'上，所以在实施回蚀刻エ艺之后界面区域B中蚀刻的绝缘层210'的斜坡的角度变得非常小。因为界面区域B中蚀刻的绝缘层210'的斜坡的角度为约O. 5度，所以可防止后续处理(诸如，滤色处理)期间由于绝缘层210在像素区域A与逻辑电路区域C中的高度差而产生的处理错误。图2C展示通过施加用于滤色器的抗蚀剂和图案化该抗蚀剂而形成在蚀刻的绝缘层21(V上的滤色器230。因为界面区域B中的斜坡的角度非常小，所以抗蚀剂被非常均匀地施加。因此，滤色器230形成为具有非常精细的轮廓。 根据本发明的另ー实施方案，可増加用于在绝缘层210与图案化的光刻胶220之间形成抗反射层的エ艺，以便进ー步更多地減少光刻エ艺期间的漫反射。此外，根据本发明的又一实施方案，绝缘层210可包括氮化物层或氧化物与氮化物的多层。根据本发明的又一实施方案，可在形成滤色器之前另外实施本领域技术人员已知的诸如用于在蚀刻的绝缘层210'上形成器件钝化层的エ艺的其它エ艺。图3说明根据本发明实施方案的光掩模的平面图。參考图3，光掩模包括第一区域310、第二区域320和第三区域330。第一区域310对应于像素区域，因为光穿透光刻胶，所以第一区域310中的衬底上的光刻胶被移除。第三区域330对应于逻辑电路区域，因为第三区域330中的光刻胶被曝光，所以第三区域330中的衬底上的光刻胶保留。第二区域320对应于像素区域与逻辑电路区域之间的界面区域，第二区域320中的衬底上的光掩模具有锯齿形状，以在从第一区域310到第三区域330的方向上逐渐减小传输至衬底的光的量。此时，光掩模的锯齿形状不反映在衬底上，且传输至衬底上的光的量随光掩模的形状而变化。举例而言，当使用i-Line光源曝光时，第二区域320中的光掩模的间距优选为约O. 2μπι。虽然光掩模的间距可根据曝光的光源类型来改变，但应确定光掩模的间距为不将光掩模的图案反映在衬底上，而是使传输至衬底上的光的量存在差异。在此期间，优选的是，第二区域320中光掩模的宽度为约100 μ m。第二区域320边缘中的光掩模具有存在45度斜接的图案结构以便形成坡状结构(side like structure)。因此，当通过使用根据本发明的光掩模来实施曝光エ艺和显影エ艺时，可在界面区域B中形成具有平缓斜坡的图案化的光刻胶220，如图2A中所示。图4A和图4B说明展示根据本发明其它实施方案的光掩模的形状的平面图。图4A和图4B仅展示对应于像素区域与逻辑电路区域之间的界面区域的区域。參考图4A，当光穿透图案42的数目固定时，可通过光穿透图案42的尺寸(A、2A或4A)来调整用于曝光的光的量。參考图4B，当光穿透图案42的尺寸固定时，S卩，图4B中的A，可通过控制光穿透图案42的密度，即，光穿透图案的数目，来调整用于曝光的光的量。因此，为了减小在从像素区域到逻辑电路区域方向上的用于曝光的光的量，当光穿透图案42的数目固定时，将具有小尺寸的光穿透图案42布置在对应于界面区域的区域中，或当光穿透图案42的尺寸固定时，将小数目的光穿透图案42布置在对应于界面区域的区域中。此外，虽然未展示，但可通过光穿透图案42的尺寸和数目来调整用于曝光的光的量。然而，如上所述，光穿透图案42的尺寸(A、2A或4A)应具有不将图案的形状反映在衬底上的间距。根据上文所描述的实施方案，可通过减少光电ニ极管上绝缘层的厚度来増加光接收效率。此外，因为绝缘层在像素区域与逻辑电路区域之间的界面区域中形成为具有非常平缓的斜坡，所以可在用于形成滤色器和微透镜的后续エ艺期间更均匀地形成薄膜，从而可改善エ艺裕度。 虽然已关在特定实施方案描述了本发明，但本发明的上述实施方案是说明性的而非限制性的。显而易见的是，本领域技术人员可在不脱离如所附权利要求限定的本发明的精神和范畴的情况下作出各种改变和修改。
权利要求
1.一种图像传感器,包括 光电二极管，被构造为基于接收到的光产生信号； 电路，被构造为处理所述光电二极管产生的信号； 区域，在所述光电二极管与所述电路之间；以及 绝缘层，形成在所述光电二极管、所述电路以及所述区域之上， 其中所述绝缘层具有从约O. 4度至约15度的斜坡且其厚度在所述区域上方减小。
2.根据权利要求I的图像传感器，其中所述斜坡为大约O.5度。
3.根据权利要求I的图像传感器，其中所述绝缘层的厚度为约31000人。
4.根据权利要求I的图像传感器，还包括形成在所述绝缘层上方的滤色器。
5.根据权利要求I的图像传感器，其中所述区域的宽度为大约ΙΟΟμπι。
6.根据权利要求I的图像传感器，其中所述绝缘层在从所述电路到所述光电二极管的方向上厚度减小。
7.—种图像传感器,包括 像素，被构造为基于接收到的光产生信号； 逻辑电路，被构造为处理所述像素产生的信号； 区域，在所述像素与所述逻辑电路之间；以及 绝缘层，形成在所述像素、所述逻辑电路以及所述区域之上， 其中所述绝缘层具有小于15度的斜坡且其厚度在所述区域上方减小。
8.根据权利要求7的图像传感器，其中所述斜坡为大约O.5度。
9.根据权利要求7的图像传感器，其中所述绝缘层的厚度为约31000人。
10.根据权利要求7的图像传感器，还包括形成在所述绝缘层上方的滤色器。
11.根据权利要求7的图像传感器，其中所述区域的宽度为大约ΙΟΟμπι。
12.根据权利要求7的图像传感器，其中所述绝缘层在从所述逻辑电路到所述像素的方向上厚度减小。
全文摘要
本发明涉及一种光掩模以及利用该掩模来制造图像传感器的方法，图像传感器的制造方法包括在逻辑电路区域和像素区域中的在衬底上形成绝缘层；在绝缘层上形成光刻胶；图案化光刻胶以形成其中暴露像素区域中的绝缘层而不暴露逻辑电路区域中的绝缘层的光刻胶图案，其中在逻辑电路区域到像素区域的方向上光刻胶图案的厚度在像素区域与逻辑电路区域之间的界面区域中逐渐减小；和在光刻胶图案和绝缘层的蚀刻速率基本相同的条件下在绝缘层和光刻胶图案上实施回蚀刻工艺。
文档编号G03F1/68GK102820310SQ20121018862
公开日2012年12月12日 申请日期2008年3月19日 优先权日2007年3月19日
发明者南现熙, 朴正烈 申请人:智慧投资Ii有限责任公司