专利名称：显示面板的画素结构及其制造方法
技术领域：
本发明涉及一种显示面板的画素结构及其制造方法，特别有关一种能够提升画素开口率的画素结构及其制造方法。
背景技术：
现今，在显示器分辨率日益提高的情况下，需要不断缩小画素区的大小，如此伴随而来的是画素开口率(aperture ratio)下降的问题,而开口率的下降会导致面板透光率不足或必须增加背光功率，因此如何提高画素开口率对于高分辨率的显示产品而言相当重要。目前的显示面板制造方式逐渐有增加光罩制程数目来提升开口率的趋势，例如 从传统的五道光罩制程提高到六道或八道光罩制程。在习知的技术中，有一种是利用隐藏储存电容(storage capacitor)电极的方式来提升开口率。一般来说,只要在画素结构中布建金属层，使其与画素电极的一小部份上下重迭，中间以绝缘层分隔，即可形成储存电容，通常这个金属层也会连接共享电极以提供共享电压。举例来说，有一种是将储存电容的电极布建在与扫描线(或门极线)相同层，且设置在数据线(或源极线)下方，另一种也是将储存电容的电极设置在数据线下方，但是布建在与扫描线不同层，此电极同时也是共享电极，能够避免扫描线和数据线间的讯号干扰。不论上述何种方式，都有如下的问题两相邻画素区的画素电极的间距必须大于一预定距离，若两相邻的画素电极的间距没有大于该预定距离，则有很高的可能会形成短路，导致面板无法正常显示影像。也就是说，在习知技术中，相邻两画素电极的设计仍旧受到制程限制，而对于画素开口率仍无法有效的提升。
发明内容
本发明的目的在于提供一种可以提升画素开口率的显示面板的画素结构及其制造方法。为达上述目的，本发明提供一种画素结构的制造方法，所述画素结构包含彼此相邻的一第一画素区和一第二画素区，其以至少一扫描线和至少一源极线划分出各自所属的区域，该第一画素区和该第二画素区各具有一个薄膜晶体管，该第一画素区和该第二画素区中的薄膜晶体管皆具有第一端电性连接至该扫描线、第二端电性连接至该源极线、以及第三端，所述制造方法包含步骤形成一第一透明导电层于该第一画素区中，该第一透明导电层与该第一画素区的薄膜晶体管的第三端电性连接；形成一第一间隔层覆盖该第一画素区和该第二画素区；形成一导电层于该第一画素区和该第二画素区的交界处；形成一第二间隔层覆盖该第一画素区和该第二画素区；形成一第二透明导电层于该第二画素区中，该第二透明导电层与该第二画素区的薄膜晶体管的第三端电性连接；以及移除该第一画素区中的该第一透明导电层上方的该第一间隔层和该第二间隔层，以曝露出该第一透明导电层。
该第一画素区中的该第一透明导电层与该第二画素区中的该第二透明导电层系位在不同的水平高度。该第一透明导电层的一部份形成于该导电层的正下方，该第一透明导电层的一部份与该导电层系由该第一间隔层隔开，并构成一第一储存电容；该第二透明导电层的一部份形成于该导电层的正上方，该第二透明导电层的一部份与该导电层系由该第二间隔层隔开，并构成一第二储存电容。其形成于该第一透明导电层的一部份与该导电层的间的该第一储存电容与形成于该第二透明导电层的一部份与该导电层的间的该第二储存电容实质上大小相等。其形成于该第一透明导电层的一部份与该导电层的间的该第一储存电容与形成于该第二透明导电层的一部份与该导电层的间的该第二储存电容大小不等。
该第一画素区中的该第一透明导电层系透过一第一通孔而与该第一画素的薄膜晶体管的第三端电性连接；该第二画素区中的该第二透明导电层系透过一第二通孔而与该第二画素的薄膜晶体管的第三端电性连接。该第一透明导电层和该第二透明导电层系作为画素电极，用以提供电压以驱动液晶分子转动。本发明另一方面提供一种画素结构的制造方法，所述画素结构包含彼此相邻的一第一画素区和一第二画素区，其以至少一扫描线和至少一源极线划分出各自所属的区域，该第一画素区和该第二画素区各具有一个薄膜晶体管，该第一画素区和该第二画素区中的薄膜晶体管皆具有第一端电性连接至该扫描线、第二端电性连接至该源极线、以及第三端，所述制造方法包含步骤形成一第一透明导电层于该第一画素区中，该第一透明导电层与该第一画素区的薄膜晶体管的第三端电性连接；以及于与该第一透明导电层不同的水平高度下，形成一第二透明导电层于该第二画素区中，该第二透明导电层与该第二画素区的薄膜晶体管的第三端电性连接。其更包含步骤形成一导电层于该第一画素区和该第二画素区的交界处，以使得该导电层的正下方对应该第一透明导电层的一部份，而该导电层的正上方对应该第二透明导电层的一部份，其中该第一透明导电层的一部份与该导电层构成一第一储存电容，该第二透明导电层的一部份与该导电层构成一第二储存电容。本发明再一方面一种显示面板的画素结构，所述画素结构包含彼此相邻的一第一画素区和一第二画素区，其以至少一扫描线和至少一源极线划分出各自所属的区域，该第一画素区和该第二画素区各具有一个薄膜晶体管，该第一画素区和该第二画素区中的薄膜晶体管皆具有第一端电性连接至该扫描线、第二端电性连接至该源极线、以及第三端，所述画素结构包含一第一透明导电层，设置于该第一画素区中，该第一透明导电层与该第一画素区的薄膜晶体管的第三端电性连接；以及一第二透明导电层，设置于该第二画素区中，该第二透明导电层与该第二画素区的薄膜晶体管的第三端电性连接；其中该第一画素区中的该第一透明导电层与该第二画素区中的该第二透明导电层系位在不同的水平高度。其更包含一导电层，设置于该第一画素区和该第二画素区的交界处，该第一透明导电层的一部份形成于该导电层的正下方，该第二透明导电层的一部份形成于该导电层的正上方；一第一间隔层，用以将该导电层与该第一透明导电层的一部份隔开，使得该导电层与该第一透明导电层的一部份构成一第一储存电容；以及一第二间隔层，用以该导电层与将该第二透明导电层的一部份隔开，使得该导电层与该第二透明导电层的一部份构成一第二储存电容。该第一画素区中的该第一透明导电层系透过一第一通孔而与该第一画素的薄膜晶体管的第三端电性连接；该第二画素区中的该第二透明导电层系透过一第二通孔而与该第二画素的薄膜晶体管的第三端电性连接。本发明采用以上技术方案，利用第一透明导电层及第二透明导电层位在不同的水平高度，第一透明导电层和第二透明导电层间的水平间距相较于制程规范中的间距可以缩小，画素开口率能够因此提升。同时在第一透明导电层和第二透明导电层之间设置导电层，可以发挥屏蔽效应，使得第一透明导电层和第二透明导电层的电压不会互相影响。再者，画素数据的储存电容可以形成于导电层和第一透明导电层的间以及导电层和第二透明导电层的间，储存电容的大小可以通过改变导电层与透明导电层的间的间隔层厚度来作调整。
现结合附图对本发明做进一步详述
图I是本发明画素结构的制造方法中第一道微影蚀刻制程的示意 图2是本发明画素结构的制造方法中第二道微影蚀刻制程的示意 图3是本发明画素结构的制造方法中第三道微影蚀刻制程的示意 图4是本发明画素结构的制造方法中第四道微影蚀刻制程的示意 图5是本发明画素结构的制造方法中第五道微影蚀刻制程的示意 图6是本发明画素结构的制造方法中第六道微影蚀刻制程的示意 图7是本发明画素结构的制造方法中第七道微影蚀刻制程的示意 图8是本发明画素结构的制造方法中第八道微影蚀刻制程的示意 图9是本发明画素结构的制造方法中第九道微影蚀刻制程的示意 图10是本发明显示面板的画素结构的制造方法图9沿A-A’剖面的剖视示意 图11是本发明显示面板的画素结构的制造方法图9沿B-B’剖面的剖视示意 图12是本发明显示面板的画素结构的制造方法图9沿C-C’剖面的剖视示意图。
具体实施例方式本发明是有关一种显示面板的画素结构及其制造方法，其特点在于两个相邻的画素区中的画素电极是设置在不同水平高度，也可以说，这两个画素电极是形成于不同层，藉此两相邻画素区的画素电极的间的水平间距相较于制程上所规范的间距来说可以缩小，也就是说，画素电极所占面积相对变大了，因此本发明可有效提升开口率。另一方面，本发明可在两相邻的画素区的交界处设置导电层(或金属导电层)，该导电层可分别与两相邻画素区中的画素电极构成储存电容，该导电层亦可藉由屏蔽效应降低两相邻画素电极的耦合影响，因此可提升影像显示的稳定度。如图I至图9显示本发明的画素结构的制造方法的示意图，图10显示图9中沿A-A’剖面线绘制的剖面示意图，图11显示图9中沿B-B’剖面线绘制的剖面示意图，图12显示图9中沿C-C’剖面线绘制的剖面示意图。在如下说明中，本发明是以两个相邻的画素区作为例示说明，即第一画素区I和第二画素区2，本发明所称的画素区也可以是画素区中的子画素区，如红蓝绿画素区。本发明中，画素区可由交错排列的扫描线(或门极线)和数据线(或源极线)定义出其区域范围，也就是说，第一画素区I和第二画素区2可藉由扫描线和源极线划分出各自所属的区域。而且，在本发明的示范性实施例中，第一画素区I和该第二画素区2各具有一个薄膜薄膜晶体管(thin-film transistor),每个薄膜晶体管具有一第一端、一第二端和一第三端,其可分别依序为闸极、源极和汲极，薄膜晶体管的第一端与扫描线电性连接，薄膜晶体管的第二端与源极线电性连接，而薄膜晶体管的第三端会电性连接至画素电极。请参阅图I,首先利用第一道微影蚀刻制程(photolithographic etchingprocess, PEP)在基板上形成图案化第一金属层11，图案化第一金属层11包含薄膜晶体管的闸极，在此步骤中，图案化第一金属层11也可包含闸极线，也就是说，薄膜晶体管闸极和闸极线是用相同材料且在同一制程步骤中形成。闸极线的一部份可作为薄膜晶体管的闸极，薄膜晶体管闸极与闸极线实质上是电性连接的，图案化第一金属层11的材质可为铝或其它导体材料。具体施作如下，首先在基板上沉积一第一金属层，而后在第一金属层上形成图案化光阻层，接着进行蚀刻制程，以形成如图I所示的图案化第一金属层11。
接着如图10-12之一所示，形成一第一绝缘层12以覆盖第一画素区I和第二画素区2。请参阅图2，利用第二道微影蚀刻制程于第一绝缘层12上形成图案化半导体层13，图案化半导体层13又称为主动层。图案化半导体层13设置在薄膜晶体管的闸极、源极和汲极的间，作为半导体通道。在本实施例中，图案化半导体层13又延伸至与后续要形成的源极线对应的区域。然而，在另一实施例中，图案化半导体层13可以不需延伸到与源极线对应的区域。请参阅图3，利用第三道微影蚀刻制程形成图案化第二金属层14，图案化第二金属层14包含薄膜晶体管的源极141和汲极142，在此步骤中，图案化第二金属层14也可包含源极线，也就是说，源极141、汲极142和源极线是用相同材料且在同一制程步骤中形成。源极线的一部份可作为薄膜晶体管的源极141，薄膜晶体管源极141与源极线实质上是电性连接的。图案化第二金属层14的材质可为钥/铝/钥(Mo/Al/Mo)的复合金属材料或是其它适用的单一或复合导体材料。具体施作如下，首先沉积一第二金属层，而后在第二金属层上形成图案化光阻层，接着进行蚀刻制程，以形成如图3所示的图案化第二金属层14。接着如图10-12之一所示，形成一第二绝缘层15以覆盖第一画素区I和第二画素区2。请参阅图4，利用第四道微影蚀刻制程在第一画素区I中对第二绝缘层15进行开孔以形成第一通孔151，第一通孔151曝露出第一画素区I的薄膜晶体管的汲极142。请参阅图5，利用第五道微影蚀刻制程对应第一画素区I形成第一透明导电层16，作为第一画素区I的画素电极。第一透明导电层16透过第一通孔151而与第一画素区I的薄膜晶体管的汲极142电性连接，第一透明导电层16能够透过第一画素区I的薄膜晶体管汲极142所提供的电压来驱动液晶分子偏转。具体施作上，可先涂布透明导电层以覆盖第一画素区I和第二画素区2，而后蚀刻去除对应第二画素区2的透明导电层，仅留下对应第一画素区I的透明导电层，即第一透明导电层16。接着如图11或图12所示，形成一第一间隔层17以覆盖第一画素区I和第二画素区2。 请参阅图6，利用第六道微影蚀刻制程在第一画素区I和第二画素区2的交界处形成一导电层18 (或金属导电层)。导电层18的正下方对应第一透明导电层16的一部份，而导电层18的正上方对应后续要制作的第二透明导电层20的一部份。再者，导电层18可延伸至闸极线的上方或侧上方，接收共同电极所提供的共享电压。接着如图11或图12所示，形成一第二间隔层19以覆盖第一画素区I和第二画素区2。请参阅图7，利用第七道微影蚀刻制程在第二画素区2中对第二绝缘层15、第一间隔层17和第二间隔层19进行开孔以形成第二通孔191，第二通孔191曝露出第二画素区2的薄膜晶体管的汲极142。请参阅8图，利用第八道微影蚀刻制程对应第二画素区2形成第二透明导电层20， 作为第二画素区2的画素电极。第二透明导电层20透过第二通孔191而与第二画素区2的薄膜晶体管的汲极142电性连接，第二透明导电层20能够透过第二画素区2的薄膜晶体管汲极142所提供的电压来驱动液晶分子偏转。第一透明导电层16和第二透明导电层20的材料可为铟锡氧化物(Indium Tin Oxide, ΙΤ0)，而第二透明导电层20的制作方式与第一透明导电层16类似，在此不再赘述。请参阅图9，最后利用第九道微影蚀刻制程，将第一画素区I中第一透明导电层16上方的第一间隔层17和第第二间隔层19予以移除，以曝露出第一透明导电层16。如图12所示，本发明的画素结构包含彼此相邻的第一画素区I和第二画素区2，第一画素区I中的第一透明导电层16与第二画素区2中的第二透明导电层20是位在不同的水平高度，具体来说，第一透明导电层16和第二透明导电层20是在不同层、不同制程步骤中形成，藉此第一透明导电层16和第二透明导电层20的水平间距d可以缩小。这是因为在两相邻画素区的透明导电层设在同一层的实例中，现有厂内技术这两透明导电层的水平间距需要大于6 μ m，否则这两透明导电层的电压会互相影响，而影响影像画面的显示。由于本发明中第一透明导电层16和第二透明导电层是位在不同的水平高度，因此两者的水平间距d可以减小，例如水平间距缩小到3 μ m,如此一来，第一透明导电层16和第二透明导电层20可占有的面积相对变大了，因此本发明可以有效提升画素的开口率。如图12所示，第一画素区I和第二画素区2的交界处形成有导电层18，第一画素区I的第一透明导电层16的一部份形成于导电层18的下方，而第二画素区2的第二透明导电层20的一部份形成于导电层18的上方，第一透明导电层16的一部份、导电层18和第二透明导电层20的一部份的间以第一间隔层17和第二间隔层19分隔开来，导电层18在此可发挥屏蔽效应降低第一透明导电层16和第二透明导电层20可能发生的耦合影响，因此可提升影像显示的稳定度。此外，导电层18若为金属导电层，则产生的屏蔽效果可能更好。再者，第一画素区I的第一透明导电层16的一部份设置于导电层18的正下方，并由第一间隔层17隔开，如此导电层18与第一透明导电层16的间可构成一第一储存电容Cl ;第二画素区2的第二透明导电层20的一部份设置于导电层18的正上方，并由第二间隔层19隔开,如此导电层18与第二透明导电层20的间可构成一第二储存电容C2。第一储存电容Cl和第二储存电容C2的大小除了可以藉由改变其所占面积的大小来调整的外，也可以藉由改变第一间隔层17和第二间隔层19的厚度来调整。在一实施例中，第一间隔层17和第二间隔层19的厚度相同，第一储存电容Cl和第二储存电容C2的大小也相同。在另一实施例中，实现第一储存电容Cl和第二储存电容C2具有不同电容值的方式是使第一间隔层17和第二间隔层19具有不同的厚度，例如当间隔层厚度增加时，储存电容则会相对减小。综上所述，虽然本发明公开了较佳实施例，但并非以此限定本发明，本发明所属技 术领域中具有通常知识者，在不脱离本发明的权利保护范围内，当可作各种的更动与润饰，因此本发明的保护范围以本发明申请权利要求所界定范的围为准。
权利要求
1.画素结构的制造方法，所述画素结构包含彼此相邻的一第一画素区和一第二画素区，其以至少一扫描线和至少一源极线划分出各自所属的区域，该第一画素区和该第二画素区各具有一个薄膜晶体管，该第一画素区和该第二画素区中的薄膜晶体管皆具有第一端电性连接至该扫描线、第二端电性连接至该源极线、以及第三端，其特征在于所述制造方法包含步骤 形成一第一透明导电层于该第一画素区中，该第一透明导电层与该第一画素区的薄膜晶体管的第三端电性连接； 形成一第一间隔层覆盖该第一画素区和该第二画素区； 形成一导电层于该第一画素区和该第二画素区的交界处； 形成一第二间隔层覆盖该第一画素区和该第二画素区； 形成一第二透明导电层于该第二画素区中，该第二透明导电层与该第二画素区的薄膜晶体管的第三端电性连接；以及 移除该第一画素区中的该第一透明导电层上方的该第一间隔层和该第二间隔层，以曝露出该第一透明导电层。
2.根据权利要求I所述的画素结构的制造方法，其特征在于该第一画素区中的该第一透明导电层与该第二画素区中的该第二透明导电层系位在不同的水平高度。
3.根据权利要求I所述的画素结构的制造方法，其特征在于该第一透明导电层的一部份形成于该导电层的正下方，该第一透明导电层的一部份与该导电层系由该第一间隔层隔开，并构成一第一储存电容；该第二透明导电层的一部份形成于该导电层的正上方，该第二透明导电层的一部份与该导电层系由该第二间隔层隔开，并构成一第二储存电容。
4.根据权利要求3所述的画素结构的制造方法，其特征在于其形成于该第一透明导电层的一部份与该导电层的间的该第一储存电容与形成于该第二透明导电层的一部份与该导电层的间的该第二储存电容实质上大小相等。
5.根据权利要求3所述的画素结构的制造方法，其特征在于其形成于该第一透明导电层的一部份与该导电层的间的该第一储存电容与形成于该第二透明导电层的一部份与该导电层的间的该第二储存电容大小不等。
6.根据权利要求I所述的画素结构的制造方法，其特征在于该第一画素区中的该第一透明导电层系透过一第一通孔而与该第一画素的薄膜晶体管的第三端电性连接；该第二画素区中的该第二透明导电层系透过一第二通孔而与该第二画素的薄膜晶体管的第三端电性连接。
7.根据权利要求I所述的画素结构的制造方法，其特征在于该第一透明导电层和该第二透明导电层系作为画素电极，用以提供电压以驱动液晶分子转动。
8.—种画素结构的制造方法，所述画素结构包含彼此相邻的一第一画素区和一第二画素区，其以至少一扫描线和至少一源极线划分出各自所属的区域，该第一画素区和该第二画素区各具有一个薄膜晶体管，该第一画素区和该第二画素区中的薄膜晶体管皆具有第一端电性连接至该扫描线、第二端电性连接至该源极线、以及第三端，其特征在于所述制造方法包含步骤 形成一第一透明导电层于该第一画素区中，该第一透明导电层与该第一画素区的薄膜晶体管的第三端电性连接；以及于与该第一透明导电层不同的水平高度下，形成一第二透明导电层于该第二画素区中，该第二透明导电层与该第二画素区的薄膜晶体管的第三端电性连接。
9.根据权利要求8所述的画素结构的制造方法，其特征在于其更包含步骤 形成一导电层于该第一画素区和该第二画素区的交界处，以使得该导电层的正下方对应该第一透明导电层的一部份，而该导电层的正上方对应 该第二透明导电层的一部份，其中该第一透明导电层的一部份与该导电层构成一第一储存电容，该第二透明导电层的一部份与该导电层构成一第二储存电容。
10.一种显示面板的画素结构，所述画素结构包含彼此相邻的一第一画素区和一第二画素区，其以至少一扫描线和至少一源极线划分出各自所属的区域，该第一画素区和该第二画素区各具有一个薄膜晶体管，该第一画素区和该第二画素区中的薄膜晶体管皆具有第一端电性连接至该扫描线、第二端电性连接至该源极线、以及第三端，其特征在于所述画素结构包含 一第一透明导电层，设置于该第一画素区中，该第一透明导电层与该第一画素区的薄膜晶体管的第三端电性连接；以及 一第二透明导电层，设置于该第二画素区中，该第二透明导电层与该第二画素区的薄膜晶体管的第三端电性连接； 其中该第一画素区中的该第一透明导电层与该第二画素区中的该第二透明导电层系位在不同的水平高度。
11.根据权利要求10所述的显示面板的画素结构，其特征在于其更包含 一导电层，设置于该第一画素区和该第二画素区的交界处，该第一透明导电层的一部份形成于该导电层的正下方，该第二透明导电层的一部份形成于该导电层的正上方； 一第一间隔层，用以将该导电层与该第一透明导电层的一部份隔开，使得该导电层与该第一透明导电层的一部份构成一第一储存电容；以及 一第二间隔层，用以该导电层与将该第二透明导电层的一部份隔开，使得该导电层与该第二透明导电层的一部份构成一第二储存电容。
12.根据权利要求10所述的显示面板的画素结构，其特征在于该第一画素区中的该第一透明导电层系透过一第一通孔而与该第一画素的薄膜晶体管的第三端电性连接；该第二画素区中的该第二透明导电层系透过一第二通孔而与该第二画素的薄膜晶体管的第三端电性连接。
全文摘要
本发明公开了一种显示面板的画素结构及其制造方法，所述画素结构包含彼此相邻的第一画素区和第二画素区，其中第一画素区内设置有一第一透明导电层，而第二画素区内设置有一第二透明导电层，第一画素区中的第一透明导电层与第二画素区中的第二透明导电层系位在不同的水平高度。本发明的画素结构能够有效提升画素开口率。
文档编号G02F1/1368GK102866548SQ201210327819
公开日2013年1月9日 申请日期2012年9月6日 优先权日2012年9月6日
发明者林圣佳 申请人:福州华映视讯有限公司, 中华映管股份有限公司