本发明涉及半导体技术领域，特别是涉及一种掩膜板及其制作方法。
背景技术：
在半导体器件的制作过程中，掩膜板是必不可少的，它主要由基底和不透光材料两部分组成，基底通常是高纯度、低反射率、低热膨胀系数的石英玻璃，不透光材料通常是在石英玻璃上淀积的一层铬，掩膜图形就是由铬膜形成的，在铬膜的下方还有一层由铬的氮化物或氧化物形成的薄膜，其作用是增加铬膜与石英玻璃之间的黏附力，在铬膜的上方有一层20nm厚的三氧化二铬抗反射层，这些薄膜是通过溅射方法制备的，进一步减小不透光图形的透光率。
现有技术中掩膜板的制作过程为：依次在一张玻璃基底制作多个掩膜板的图形。在所述玻璃基底上制作其中一个掩膜板的图形时，需要用遮挡板遮住其他掩膜板所在的区域。为了保证遮挡板遮挡有效区域，在掩膜板的周边区域还形成有遮挡标记，在形成一个掩膜板上的图形前，首先将遮挡板与其周边区域的遮挡标记进行对位。
由上可见，掩膜板的制作过程中，遮挡板与遮挡标记的对位会占用一定的生产时间，同时，由于遮挡标记的尺寸精度为微米级，对位精度很高，还会出现对位偏差，导致遮挡位置不符合要求的情况。
技术实现要素：
本发明提供一种掩膜板及其制作方法，用以解决掩膜板的制作过程中，遮挡非曝光区域的对位精度较高，导致对位时间长、易出现对位偏差的问题。
为解决上述技术问题，本发明实施例中提供一种掩膜板，包括基底，所述基底包括至少一个掩膜区域，每一所述掩膜区域包括图形区域，每一所述掩膜区域还包括位于所述图形区域外围、与图形区域的每一侧边对应的对位图形，所述对位图形位于对应侧边所在直线的外侧；
在与所述图形区域每一侧边垂直的方向上，对应的所述对位图形的尺寸为厘米级。
本发明实施例中的掩膜板，所述图形区域的所有侧边对应的对位图形围成环状图形，所述环状图形环设在所述图形区域的外围。
本发明实施例中的掩膜板，所述掩膜板还包括微米级的遮挡标记，所述遮挡标记的中心位于所述环状图形靠近所述图形区域的内侧边上。
本发明实施例中的掩膜板，所述图形区域的相邻两侧边共用一个所述对位图形。
本发明实施例中的掩膜板，所述图形区域的侧边与对位图形一一对应。
本发明实施例中的掩膜板，所述对位图形包括镂空部，所述镂空部形成所述掩膜板的对位标记，用于所述掩膜板与半导体器件的对位。
本发明实施例中的掩膜板，所述镂空部的形状为矩形、十字型或圆形。
本发明实施例中的掩膜板，所述图形区域的侧边所在的直线与对应的所述对位图形之间间隔预设的距离。
本发明实施例中还提供一种如上所述的掩膜板的制作方法，所述掩膜板包括基底，所述基底包括至少一个掩膜区域，每一所述掩膜区域包括图形区域，所述制作方法包括：
在每一图形区域的外围形成与所述图形区域的每一侧边对应的对位图形，所述对位图形位于对应侧边所在直线的外侧，且在与所述图形区域每一侧边垂直的方向上，对应的所述对位图形的尺寸为厘米级。
本发明实施例中的制作方法，所述图形区域的所有侧边对应的对位图形围成环状图形，所述环状图形环设在所述图形区域的外围；
所述制作方法还包括：
形成微米级的遮挡标记，所述遮挡标记的中心位于所述环状图形靠近所述图形区域的内侧边上。
本发明实施例中的制作方法，所述制作方法还包括：
在所述对位图形中形成镂空部，所述镂空部形成所述掩膜板的对位标记，用于所述掩膜板与半导体器件的对位。
本发明实施例中的制作方法，通过一次构图工艺形成所有掩膜区域的对位图形。
本发明实施例中的制作方法，所述对位图形包括依次形成在所述基底上的铬的氮化物或氧化物膜层、铬金属膜层和三氧化二铬膜层。
本发明的上述技术方案的有益效果如下：
上述技术方案中，掩膜板包括位于图形区域外围、与图形区域的每一侧边对应的对位图形，所述对位图形位于对应侧边所在直线的外侧，且在与所述图形区域每一侧边垂直的方向上，对应的所述对位图形的尺寸为厘米级，从而在制作图形区域的图形时，能够快速实现掩膜板和遮挡板的对位，减少每次曝光的对位时间，降低TakeTime，提高产能。并达到零对位偏差的效果，避免因对位不好造成的返工风险，降低成本，提高产品品质。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1表示本发明实施例中掩膜板的一个掩膜区域的结构示意图一；
图2表示本发明实施例中掩膜板的一个掩膜区域的结构示意图二；
图3表示本发明实施例中掩膜板的一个掩膜区域的结构示意图三；
图4-图5表示本发明实施例中掩膜板的制作过程示意图。
具体实施方式
下面将结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
实施例一
在半导体器件的制作过程中，掩膜板是必不可少的。掩膜板包括图形区域，所述图形区域具有与半导体结构形状一致的图形。利用掩膜板进行构图工艺的具体过程为：在制备半导体结构的膜层上涂覆光刻胶后，光线透过掩膜板对光刻胶进行曝光，显影后形成光刻胶的图形，所述光刻胶的图形包括掩膜板的图形区域的图形。以所述光刻胶为阻挡刻蚀所述膜层，就可以将图形区域的图形复制到所述膜层上，并剥离剩余的光刻胶，形成半导体结构。
本实施例中提供一种掩膜板，所述掩膜板包括透明的基底，可以为高纯度，低反射率，低热膨胀系数的石英基底或玻璃基底。所述基底包括至少一个掩膜区域。通常，所述基底包括至少两个掩膜区域。
结合图1-图3所示，每一所述掩膜区域包括图形区域10，以及位于图形区域10外围、与图形区域10的每一侧边对应的对位图形20。在每一所述掩膜区域的图形区域10形成所需图形时，多个遮挡板100与图形区域10外围的对位图形20对位，遮挡住所述基底除所述一图形区域10之外的区域(参照图4和图5所示)。具体为，多个遮挡板100与图形区域10的侧边一一对应，并通过每一侧边对应的对位图形20进行对位，遮挡住每一侧边以外的区域。
为了实现上述目的，设置对位图形20位于对应侧边所在的直线的外侧，且在与图形区域10每一侧边垂直的方向上，对应的对位图形20的尺寸为厘米级。在实际应用过程中，可以设置对位图形20的所述尺寸为10厘米左右。
上述技术方案中，用于遮挡板对位的对位图形20的所需尺寸为厘米级，相对于现有技术中的微米级的遮挡标记30(用于遮挡板对位)，能够快速实现对位，减少每次曝光的对位时间，降低TakeTime，提高产能。并达到零对位偏差的效果，避免因对位不好造成的返工风险，降低成本，提高产品品质。
需要说明的是，本实施例的“外围”“外侧”都是相对图形区域10来定义的，“某一直线的外侧”是指所述某一直线的与图形区域相对的一侧。本实施例的附图中仅示意出图形区域10为多边形的情况。当图形区域10的边缘为连续的曲线，如圆形、椭圆形时，视图形区域10仅具有一侧边，对应的对位图形20为环状图形，也适用于本发明的技术方案。本领域技术人员很容易推出，图形区域10的边缘为直线和曲线的组合时也适用于本发明的技术方案。
所述掩膜板上，图形区域10的图形和对位图形20通过对不透光膜层的构图工艺制得，所述不透光膜层可以为铬金属膜层。为了增加铬金属膜层与基底的黏附力，在基底上形成铬金属膜层之前，先形成一缓冲膜层，所述缓冲膜层可以由铬的氮化物或氧化物制得。在铬金属膜层的表面还可以形成一层20nm厚的三氧化二铬抗反射膜层，以增加对光线的吸收，减少光线的透过率。所述铬金属膜层、缓冲膜层和抗反射膜层通过溅射、沉积等成膜工艺制得。
可选的，设置图形区域10侧边所在的直线与对应的对位图形20之间间隔预设的距离，防止遮挡板遮住图形区域10。所有图形区域10对应的对位图形20的形状和尺寸完全一致，当在图形区域10形成所需的图形时，遮挡板的对位过程一致，进一步缩短对位时间，提高产能。
本实施例保留现有的微米级的遮挡标记30，只需增加对位图形20即可，降低生产成本。进一步地，可以设置对位图形20靠近图形区域10的侧边穿过遮挡标记30的中心，保证图形区域10侧边所在的直线与对应的对位图形20之间间隔预设的距离，防止遮挡板遮住图形区域10。
其中，图形区域10的每一侧边可以与对位图形20一一对应，如图1所示，在一图形区域10形成所需的图形时，遮挡板100与所述一图形区域10外围的对位图形20一一对位，参加图4和图5所示。当然，图形区域10相邻的两侧边也可以共用一对位图形20，如图3所示，在一图形区域10形成所需的图形时，所述一图形区域10相邻两侧边对应的一对位图形20用于两个遮挡板的对位。通常，在遮挡板的遮挡过程中，遮挡板与对应的侧边平行。
在一个优选的实施方式中，图形区域10的所有侧边对应的对位图形20围成环状图形，如图2所示，所述环状图形环设在图形区域10的外围。进一步地，还可以设置所述环状图形的靠近图形区域10的内侧边穿过微米级的遮挡标记30的中心，防止遮挡板与图形区域10对位时遮住图形区域10。
由于半导体器件包括不同层的多个半导体结构，不同层的半导体结构具有特定的位置关系。为了保证上述位置关系，需要在半导体器件和掩膜板上形成对位标记。本实施例的掩膜板上，对位标记40形成在对位图形20上，用于掩膜板与半导体器件的对位。具体的，可以在对位图形20中设计镂空部，所述镂空部形成对位标记40。镂空部40的形状可以为矩形、十字型或圆形等规则形状，或不规则形状。
本实施例中，所述掩膜板具体包括：
基底，包括至少两个掩膜区域；
如图2所示，每一所述掩膜区域包括：
图形区域10和位于图形区域10外围、与图形区域10的每一侧边对应的对位标记20，图形区域10的所有侧边对应的对位图形20围成环状图形；
微米级的遮挡标记30，遮挡标记30的中心与图形区域10之间间隔预设的距离，对位图形20围成的环状图形靠近图形区域10的内侧边穿过遮挡标记30的中心；
设置在对位图形20上的对位标记40。
图形区域10的图形和对位图形20均包括依次设置在基底上的缓冲膜层、铬膜和抗反射膜层。
所有图形区域10对应的对位图形20的形状和尺寸完全一致，参见图4和图5所示。
实施例二
基于同一发明构思，本实施例中提供一种实施例一中的掩膜板的制作方法，所述掩膜板包括基底，所述基底包括至少一个掩膜区域，每一所述掩膜区域包括图形区域，所述制作方法包括：
在每一图形区域的外围形成与图形区域的每一侧边对应的对位图形，所述对位图形位于位于对应侧边所在直线的外侧，且在与所述图形区域每一侧边垂直的方向上，对应的所述对位图形的尺寸为厘米级。
通过上述步骤形成的对位图形，当遮挡板与所述对位图形对位时，对位精度为厘米级，相对于现有技术中微米级的遮挡标记(用于遮挡板对位)，能够实现快速对位，减少每次曝光的对位时间，降低TakeTime，提高产能。并达到零对位偏差的效果，避免因对位不好造成的返工风险，降低成本，提高产品品质。
其中，所述图形区域的图形和对位图形可以由不透光材料制得。
所述图形区域的每一侧边可以与所述对位图形一一对应。当然，所述图形区域相邻的两侧边也可以共用一所述对位图形。可选的，所述图形区域的所有侧边对应的对位图形围成环状图形，所述环状图形位于所述图形区域的外围。
本实施例保留现有的微米级的遮挡标记，只需增加制作对位图形的工艺即可，降低生产成本。进一步地，可以设置对所述位图形的靠近图形区域的侧边穿过所述遮挡标记的中心，保证所述图形区域的侧边所在的直线与对应的对位图形之间间隔预设的距离，防止遮挡板遮住图形区域。则所述制作方法包括：
形成微米级的遮挡标记，所述遮挡标记的中心位于所述对位图形靠近所述图形区域的内侧边上。
当所述图形区域的所有侧边对应的对位图形围成环状图形时，所述环状图形靠近所述图形区域的内侧边穿过所述遮挡标记的中心。
可选的，通过一次构图工艺形成所有掩膜区域的对位图形，以简化制作工艺，降低生产成本。具体的，在所述基底上依次形成缓冲膜层、铬金属膜层和抗反射膜层，对所述缓冲膜层、铬金属膜层和抗反射膜层进行构图工艺，形成所述图形区域的图形和对位图形。所述缓冲层用于增加铬金属膜层与基底的黏附力，可以为铬的氮化物或氧化物膜层。所述抗反射层可以为三氧化二铬膜层。
在掩膜板的使用过程中，需要将掩膜板与半导体器件(如：薄膜晶体管、显示基板)进行对位。因此，所述制作方法还包括：
在所述对位图形中形成镂空部，所述镂空部形成所述掩膜板的对位标记，用于所述掩膜板与半导体器件的对位。
结合图4和图5所述，本实施例中，掩膜板的制作方法具体包括：
提供一基底，所述基底包括至少两个掩膜区域，每一掩膜区域包括图形区域10；
在每一图形区域10的外围形成微米级的遮挡标记30；
在所述基底上依次形成缓冲膜层、铬金属膜层和抗反射膜层；
在所述抗反射膜层上形成光刻胶，通过母掩膜板对所述光刻胶进行曝光，显影，形成光刻胶不保留区域，所述光刻胶不保留区域对应对位图形20和图形区域10之间的区域，以及相邻掩膜区域之间的区域，去除所述光刻胶不保留区域的缓冲膜层、铬金属膜层和抗反射膜层，在每一图形区域10的外围、与图形区域10每一侧边对应的对位图形20，图形区域10的所有侧边对应的对位图形20围成环状图形，对位图形20围成的环状图形靠近图形区域10的内侧边穿过遮挡标记30的中心；
形成所有图形区域10的图形，结合图4和图5所示，形成一图形区域10的图形的步骤包括：
将多个遮挡板100与所述一图形区域10每一侧边对应的对位标记20进行对位，遮挡住所述基底上除所述一图形区域10之外的区域；
对所述一图形区域10的缓冲膜层、铬金属膜层和抗反射膜层进行构图工艺，形成所述一图形区域10的图形；
重复上述步骤，完成所有图形区域10的图形的制作。
其中，图4和图5中仅示意遮挡板100的遮挡效果图。在实际应用过程中，可以设计遮挡板100的形状和尺寸一致，以在每一图形区域10的图形制作过程中，均能够起到有效遮挡作用。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。