形成布局图案的方法与流程

本发明涉及一种形成布局图案的方法，特别是涉及一种避免布局图案顶角圆化的方法。

背景技术

现行的半导体制作工艺是先将集成电路(integratedcircuits)的布局图案转移制作到一光掩模上成为光掩模图案，然后通过图案化制作工艺将光掩模图案转移制作到半导体基底上。例如，先在半导体基底上形成一光刻胶层，然后利用光刻制作工艺将光掩模图案以一定比例转移到光刻胶层中，成为光刻胶图案，然后再以光刻胶为蚀刻掩模对半导体基底进行蚀刻制作工艺，进一步将光刻胶图案转移至半导体基底中。

在进行如上述图案转移的过程中，对光掩模进行曝光以将光掩模图案转移成光刻胶图案时，会由于光学邻近效应(opticalproximityeffect,ope)的影响而造成图案偏差，例如顶角圆化(cornerrounding)、直线末端紧缩(lineendshortening)以及直线宽增加或缩减(linewidthincreasing/decreasing)等。随着集成电路的集密度的提升，元件尺寸缩小，光学邻近效应的影响越来越显著，也严重影响到产品的效能和良率。

为了克服上述问题，光学接近修正(opticalproximitycorrection,opc)是目前业界普遍的做法。在将设计定案(tapeout)的布局图案转移制作到光掩模之前，会根据不同制作工艺世代特性而设定的规则，在电脑系统中对原始的布局图案进行修正。一般来说，修正的方式包含调整线段的线宽、修饰直线末端成垂头状(hammerhead)、在转角处加上内凹口或外凸块，或者在空旷处加入次分辨率辅助图形(sun-resolutionassistantfeature,sraf)或是虚设图形(dummyfeature)。后续可对经过光学接近修正后的布局图案进行检测，确定无违反制作工艺规则后，再将修正后的布局图案输出，转移制作到光掩模上。

针对排列紧密的阵列图案的光学接近修正，目前多是以整体的图案密度(patterndensity)为主要考虑，例如图1为一种现有光学接近修正后的阵列图案，其中辅助图形14被插入在阵列图案中的相对空旷区，以使阵列图案的各个特征图形12能具有较一致且对称的周围环境，以在基底(例如硅晶片等半导体基底)上制作出形状、尺寸较一致的特征图形12的图案。但是，图1的方法并无法避免顶角圆化的问题。图2为另一种现有光学接近修正后的阵列图案，虽然各特征图形22的四个顶角均被加上外凸块24，期望能克服顶角圆化的问题，但当特征图形22的尺寸持续微缩并且排列成更紧密的阵列图案，在顶角加上外凸块24的方法实际制作到基底上时，不仅无法避免顶角圆化，还会造成特征图形22的边缘外推而得到不预期的扩大尺寸。

技术实现要素：

有鉴于上述不足，本发明目的在于提供一种形成布局图案的方法，特别是形成一种阵列图案。本发明在阵列图案的特征图形之间插入辅助图形后，再根据特征图形顶角对顶角距离的差异，进一步调整辅助图形，可有效避免特征图形顶角圆化的问题，在基底上制作出与原始布局图案较一致的图案。

本发明形成布局图案的方法包含下列步骤。首先，提供一阵列图案，包含多个特征图形，等距地沿着一第一方向排列成多列，其中第n-1列、第n列以及第n+1列该特征图形在一第二方向上交错。接着，在各列该特征图形之间插入一辅助图形。然后，取得第n列和第n-1列该特征图形的一最短距离d1以及第n+1列和第n-1列该特征图形的一最短距离d2，并且根据该最短距离d1和该最短距离d2的差异调整该辅助图形。后续，将包含该辅助图形的该阵列图案输出至一光掩模。

附图说明

图1为一种现有光学接近修正后的阵列图案；

图2为另一种现有光学接近修正后的阵列图案；

图3为本发明形成布局图案的方法的流程示意图；

图4和图5a～图5c为图3所述方法的一实施例的部分区域顶视图；

图6为本发明形成布局图案的方法的另一实例的流程示意图；

图7和图8a～图8c为图6所述实施例的部分区域顶视图。

主要元件符号说明

12,22,32特征图形d1最短距离

24外凸块d2最短距离

30,40阵列图案a-a'切线

14,34,44辅助图形b-b'切线

40a主动区域c-c'切线

42接触插塞图形

46字符线

48位线

具体实施方式

请参考图3至图5a～图5c。图3为本发明形成布局图案的方法的流程示意图，图4和图5a～图5c为根据图3所述方法的一具体实施例的部分区域顶视图。

本发明形成布局图案的方法包含下列步骤。首先，进行步骤300，提供一阵列图案30至一可进行光学接近修正的电脑系统中。阵列图案30是指后续欲转移至一半导体基底上的理想图案，其可以是集成电路(integratedcircuits，ic)某一结构层的特征图案，或者是制作工艺中某一暂时存在的材料层的图案，例如牺牲材料或光刻胶材料。阵列图案30包含多个特征图形32，其沿着一a-a’切线方向(第一方向)等距排列成多列，该多列特征图形32又于一b-b’切线方向(第二方向)上互相平行且等间距地排列。根据所述实施例，彼此相邻且连续排列的第n列、第n+1列和第n-1列(即在b-b’切线方向上的连续三列)特征图形12在b-b’切线方向上交错并且不重叠，可以是完全不重叠或者边缘在b-b’切线方向上切齐，而第n+1列和第n-2列(也可理解为第n列和第n+3列)在b-b’切线方向上完全重叠，也就是说，阵列图案30可视为由连续相邻三列特征图形12为一群组，沿着b-b’切线方向重复排列构成。图4中a-a’切线方向和b-b’切线方向互相垂直。在其他实施例中，a-a’切线方向和b-b’切线方向可以不垂直，具有小于90度的内夹角。特征图形12的形状并不限定，较佳者，至少包含一相对边与a-a’切线方向或b-b’切线方向平行。当特征图形12的一相对边与a-a’切线方向平行而且另一相对边与b-b’切线方向平行时，特征图形12的形状也随着a-a’切线方向和b-b’切线方向的夹角而改变，具有矩形或平行四边形的顶视形状。

由于特征图形32的紧密排列和尺寸的微缩，其转移至目标层(进行如前文所述的图案转移过程)时会因为光学邻近效应(ope)的影响导致在该目标层上的成像面临到变形的问题，特别是特征图形32的顶角会发生圆化现象。为了解决所述变形问题，接着进行步骤302，在各列特征图形32的两相邻特征图形32之间插入一辅助图形34，使特征图形32和辅助图形34是沿着a-a’切线方向交错设置。辅助图形34具有一预设的形状、尺寸和位置，例如是由该制作工艺世代的临界线宽、临界间距、图案密度等规范来设定。图4所示辅助图形34的形状、尺寸和位置是以便于说明为目的，并不以此为限。插入的辅助图形34可使阵列图案30在a-a’切线方向和b-b’切线方向上具有较接近的图案密度。

接着进行步骤304，取得相邻的第n列和第n-1列特征图形32的一最短的距离d1(也等于第n列和第n+1列特征图形32的最短的距离)，和第n-1列和第n+1列特征图形32的一最短的距离d2，由于特征图形32是在b-b切线方向上交错并且不重叠，因此最短距离d1和最短距离d2大致上是沿着两特征图形32的顶角对顶角之间的直线距离。值得注意的是，图4绘示的特征图形的边缘在b-b’切线方向上切齐，因此最短的距离d1和最短的距离d2呈现互相平行，但在其他实施例中，当特征图形32在b-b’切线方向上的错位距离更大，使得其边缘在b-b’切线方向上‘不切齐，则最短的距离d1和最短的距离d2不会互相平行。

接着进行步骤306，根据最短距离d1和最短距离d2的差异，调整插入在第n列特征图形32之间的辅助图形34，例如调整辅助图形34的形状、位置或尺寸等其中至少一者。较佳者，调整后的辅助图形34是位于最短距离d2的沿线上，如图4所示。此外，调整后的辅助图形34可具有不同于预设的形状、尺寸或位置，例如请参考图5a，调整后的辅助图形34可具有不同的形状或者不平行特征图形32的至少一相对边，并且与最短距离d2两端的特征图形32等距，或者如图5b所示，调整后的辅助图形34可沿着该最短距离d2延伸并与两端的特征图形32相连接。调整后的辅助图形34也可以是由多个子辅助图形构成，例如图5c，子辅助图形34a和34b大致上位于最短距离d2沿线上并且分别与特征图形32相连接。上述形状和位置仅为本实施例的变化，并不以此为限。

完成辅助图形34的调整后，接着进行步骤306，将辅助图形34和特征图形32同时输出至同一光掩模上，共同构成一光掩模图案。辅助图形34较佳具有次分辨率的尺寸，因此仅可在光刻制作工艺中发挥光学修正的功效，并不会被实质转移到目标层(例如光刻胶或是半导体基底)中。在一些情况下辅助图形14可以被部分转移到光刻胶上，但是在后续的显影步骤就会被移除，因此同样不会被转移至半导体基底中。在另一些情况下，辅助图形14可以被转移至半导体基底中的绝缘区域，其将不与任何结构电连接，是电性浮置的，因此并不会造成额外的影响。

请参考图6至图8a～图8c，为本发明形成布局图案的方法的另一具体实施例，特定的说，该布局图案是动态随机存取存储器(dram)的位线接触插塞(bitlinecontact)的布局图案。为了便于说明，图6提供了类似图3的该实施例的流程示意图，图7和图8a～图8c为该动态随机存取存储器的部分区域的顶视图。为了能更了解位线接触插塞于整体结构中与其他结构层的相对位置，图7和图8a～图8c也绘示出该动态随机存取存储器其他结构层的布局图案，例如主动区、字符线和位线的布局图案。

首先，进行步骤400a，提供一动态随机存取存储器的阵列图案40至一可进行光学接近修正的电脑系统中。阵列图案40包含多层的布局图案互相叠合，例如主动区、字符线和位线的布局图案，各层布局图案后续会分别输出成各自的光掩模，用于该动态随机存取存储器的制作过程中不同阶段。阵列图案40的其中一层布局图案包含多个主动区域40a，沿着一第一方向(a-a’切线方向)延伸并且等距排列成多列。多列主动区域40a又在一第二方向(b-b’切线方向)上互相平行且等距地排列。根据所述实施例，第n列、第n+1列和第n-1列(即在b-b’切线方向上的连续三列)的主动区域40a在b-b’切线方向上交错并且部分重叠，而第n+1列和第n-2列(也可理解为第n列和第n+3列)在b-b’切线方向上是完全重叠的。也就是说，可将连续相邻的三列主动区域40a视为一群组并沿着b-b’切线方向重复排列构成。根据所述实施例，a-a’切线方向和b-b’切线方向夹有一小于90度的内夹角，例如介于70度至75度之间。

阵列图案40的另一层布局图案包含多条沿着b-b’切线方向延伸的字符线46，又另一层布局图案包含多条沿着与b-b’切线方向垂直的c-c’切线方向(第三方向)延伸的位线48。将上述各布局图案层叠合来看，字符线46会切过主动区域40a以及在a-a’方向上相邻的主动区域40a的相对端点之间。位线48切过主动区域40a的中间位置。接着，进行步骤400b，在位线48与主动区域40a的交会(重叠)处，即在各主动区域40a的中间位置定义一接触插塞图形42(相当于前述的特征图形32)。由于接触插塞图形42是对应于主动区域40a设置，因此该等接触插塞图形42大致上会依照前文所述主动区域40a的排列方式排列成阵列图案，但与主动区域40a不同的是，较佳者，该等接触插塞图形42于b-b’切线方向上是不重叠的。简约地说，该等接触插塞图形42会沿着a-a’切线方向等距排列成多列，并且也会在b-b’切线方向上交错，第n列、第n+1列和第n-1列的接触插塞图形42在b-b’切线方向上不重叠，而第n列和第n+3列在b-b’切线方向上完全重叠，可以是完全不重叠或者边缘在b-b’切线方向上切齐。接触插塞图形42的一相对边是平行于a-a’切线方向，另一相对边是平行于b-b’切线方向，由于a-a’切线方向和b-b’切线方向不垂直，因此接触插塞图形42会具有平行四边形的顶视形状。

接着进行步骤402，在各列的两相邻接触插塞图形42之间插入一辅助图形44，使接触插塞图形42和辅助图形44是沿着a-a’切线方向交错设置。辅助图形44具有一预设的形状、尺寸和位置，例如是由该制作工艺世代的临界线宽、临界间距、图案密度等规范来设定。图7所示辅助图形44的形状、尺寸和位置是以便于说明为目的，并不以此为限。插入的辅助图形44可使接触插塞图形42的阵列图案在a-a’切线方向和b-b’切线方向上具有较接近的图案密度。

接着进行步骤404，取得第n列和第n-1列接触插塞图形42的一最短距离d1(也等于第n列和第n+1列接触插塞图形42的最短距离)，和第n-1列和第n+1列接触插塞图形42的一最短距离d2，由于接触插塞图形42在b-b切线方向上交错设置而且不重叠，因此得到的最短距离d1和最短距离d2大致上是沿着两接触插塞图形42的顶角对顶角之间的直线距离。最短的距离d1和最短的距离d2可以是互相平行的，或者，随着接触插塞图形42形状的变化或者在b-b’切线方向上交错距离的变化，最短的距离d1和最短的距离d2可以是不平行的。接着进行步骤406，根据最短距离d1和最短距离d2的差异调整插入在第n列接触插塞图形42之间的辅助图形44，例如调整辅助图形44的形状、位置或尺寸等其中至少一者。较佳者，调整后的辅助图形44是位于最短距离d2的沿线上，并且是位于在a-a’方向上相邻主动区域40a的相对端点之间，与其他结构层叠合来看，辅助图形44会与重叠在字符线48上。调整后的辅助图形44可具有不同于预设的形状、尺寸或位置，例如请参考图8a，调整后的辅助图形44可具有不同的形状，并且与最短距离d2两端的接触插塞图形42等距，或者如图8b所示，调整后的辅助图形44可沿着该最短距离d2延伸并与两端的接触插塞图形42相连接。调整后的辅助图形44也可以是由多个子辅助图形构成，例如图8c，子辅助图形44a和44b大致上位于最短距离d2沿线上并分别与特征图形32相连接。上述形状和位置仅为本实施例的变化，并不以此为限。完成辅助图形44的调整后，接着进行步骤408，将接触插塞图形42和辅助图形44同时输出至一光掩模上，共同构成一光掩模图案，用来制作位线接触插塞。该光掩模上的辅助图形44较佳具有次分辨率的尺寸，可在以该光掩模进行光刻制作工艺以制作位线接触插塞的过程中发挥光学修正的功效但并不会被实质转移到半导体基底中。在一些情况下，例如是采用埋入式字符线(buriedwordline)的动态随机存取存储器，也可选择使辅助图形44可被转移到光刻胶中进而转移到半导体基底中，其会形成在覆盖于埋入式字符线上的绝缘盖层中，不与任何结构电连接，是电性浮置的，因此并不会造成额外的影响。

现有针对排列紧密的阵列图案的光学接近修正方法，多是如图1所示前案，以各特征图形周围环境的对称性为考虑进行修正，以得到形状较一致的成像结果，但并未针对顶角圆化变形的问题进行修正。即使图2所示前案教导以外凸块来修饰特征图形的顶角，期望能避免顶角圆化，但光刻制作工艺实际的结果反而是特征图形的边缘外推而尺寸扩大。本发明于特征图形之间插入辅助图形后，再根据特征图形的相对距离，特别是顶角对顶角的距离差异进一步调整辅助图形，可较有效避免特征图形顶角圆化的问题。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。