像素电路及液晶显示面板的制作方法

本发明涉及液晶显示技术领域，尤其涉及一种像素电路及液晶显示面板。

背景技术

液晶显示面板(liquidcrystaldisplay，lcd)，简称液晶面板，具有机身薄、省电、无辐射等众多优点，得到了广泛地应用，如：液晶电视、智能手机、数字相机、平板电脑、计算机屏幕、或笔记本电脑屏幕等，在平板显示领域中占主导地位。

液晶显示面板是由一彩膜基板(colorfilter，cf)、一薄膜晶体管阵列基板(thinfilmtransistorarraysubstrate，tftarraysubstrate)以及一配置于两基板间的液晶层(liquidcrystallayer)所构成。液晶显示面板内设有多个呈阵列式排布的像素(pixel)，当在两片基板上施加驱动电压时，各个像素在像素电路的驱动下进行显示。

就目前主流市场上的液晶显示面板而言，可分为三种类型，分别是扭曲向列(twistednematic，tn)或超扭曲向列(supertwistednematic，stn)型、平面转换(in-planeswitching，ips)型及垂直配向(verticalalignment，va)型。其中，va型液晶显示面板相对其它种类的液晶显示面板具有更高的对比度，在大尺寸显示，如液晶电视等方面具有非常广地应用。

现有的va型液晶显示面板大多采用3t(即三个薄膜晶体管)结构的像素电路。请参阅图1，3t结构的像素电路包括设于像素主(main)区pm之内的第一薄膜晶体管t100及设于像素次(sub)区ps之内的第二薄膜晶体管t200与第三薄膜晶体管t300。所述第一薄膜晶体管t100的栅极电性连接扫描线g(n)(n为正整数，表示像素所在的行数)，源极电性连接数据线d(m)(m为正整数，表示像素所在的列数)，漏极电性连接第一存储电容cst1及第一液晶电容clc1；所述第二薄膜晶体管t200的栅极电性连接扫描线g(n)，源极电性连接数据线d(m)，漏极电性连接第二存储电容cst2及第二液晶电容clc2；所述第三薄膜晶体管t300的栅极电性连接扫描线g(n)，源极电性连接第二薄膜晶体管t200的漏极，漏极直接电性连接在阵列基板侧公共电极acom上。

当所述扫描线g(n)传输的扫描信号作用时：在像素主区pm内，所述第一薄膜晶体管t100打开，所述数据线d(m)传输的数据信号会向第一存储电容cst1及第一液晶电容clc1充电；而在像素次区ps内，所述第二薄膜晶体管t200与第三薄膜晶体管t300均打开，在所述数据线d(m)传输的数据信号向第二存储电容cst2及第二液晶电容clc2充电的同时，打开的第三薄膜晶体管t300向阵列基板侧公共电极acom实施放电；这样，待所述扫描线g(n)传输的扫描信号作用完毕后，像素次区ps内的第二液晶电容clc2上的电压便会低于像素主区pm内的第一液晶电容clc1上的电压，能够达到降低色偏(colorshift)的效果。

受到制程稳定性等因素的影响，上述3t结构的像素电路中各个薄膜晶体管尤其是第三薄膜晶体t300的沟道长宽比差异较大，导致其iv特性浮动比较大，那么第三薄膜晶体t300放电对阵列基板侧公共电极acom的影响就会较大，导致在显示画面时阵列基板侧公共电极acom产生电压跳变，且电压跳变的差异较大，受阵列基板侧公共电极acom电压跳变的影响，画面显示会出现水平串扰(crosstalk)现象。

技术实现要素：

本发明的目的在于提供一种像素电路，既能够明显改善色偏，又能够消除现有的3t结构的像素电路中第三薄膜晶体管放电对阵列基板侧公共电极的影响，减少水平串扰现象的发生，并进一步提高像素开口率。

本发明的另一目的在于提供一种液晶显示面板，色偏较小，串扰现象较少，像素开口率较高。

为实现上述目的，本发明首先提供一种像素电路，仅采用两个薄膜晶体管，包括像素主区及像素次区。

可选地：所述像素主区内设有主区薄膜晶体管、主区存储电容及主区液晶电容；所述主区薄膜晶体管的栅极电性连接扫描线，源极电性连接数据线，漏极电性连接主区存储电容的一端及主区液晶电容的一端；所述主区存储电容的另一端电性连接阵列基板侧公共电极；所述主区液晶电容的另一端电性连接彩膜基板侧公共电极；

所述像素次区内设有一个次区薄膜晶体管、次区存储电容、次区液晶电容及与所述次区液晶电容串联的分压电容；所述次区薄膜晶体管的栅极电性连接扫描线，源极电性连接数据线，漏极电性连接分压电容的一端及次区存储电容的一端；所述分压电容的另一端电性连接所述次区液晶电容的一端；所述次区液晶电容的另一端电性连接彩膜基板侧公共电极；所述次区存储电容的另一端电性连接阵列基板侧公共电极；

所述分压电容的分压作用使得所述次区液晶电容上的电压小于所述主区液晶电容上的电压。

进一步地，所述数据线传输的数据信号用于向所述像素主区及所述像素次区充电；充电完毕后，所述次区液晶电容上的电压与所述主区液晶电容上的电压的比值为：cs/(cs+clc2)；

其中，cs表示分压电容，clc2表示次区液晶电容。

所述次区薄膜晶体管的沟道长宽比小于所述主区薄膜晶体管的沟道长宽比，使得所述次区薄膜晶体管的充电率小于所述主区薄膜晶体管的充电率。

可选地：所述像素主区内设有主区薄膜晶体管、主区存储电容及主区液晶电容；所述主区薄膜晶体管的栅极电性连接扫描线，源极电性连接数据线，漏极电性连接主区存储电容的一端及主区液晶电容的一端；所述主区存储电容的另一端电性连接阵列基板侧公共电极；所述主区液晶电容的另一端电性连接彩膜基板侧公共电极；

所述像素次区内设有一个次区薄膜晶体管、次区存储电容及次区液晶电容；所述次区薄膜晶体管的栅极电性连接扫描线，源极电性连接数据线，漏极电性连接次区液晶电容的一端及次区存储电容的一端；所述次区液晶电容的另一端电性连接彩膜基板侧公共电极；所述次区存储电容的另一端电性连接阵列基板侧公共电极；

所述次区薄膜晶体管的沟道长宽比小于所述主区薄膜晶体管的沟道长宽比，使得所述次区薄膜晶体管的充电率小于所述主区薄膜晶体管的充电率，从而所述次区液晶电容上的电压小于所述主区液晶电容上的电压。

优选地，所述次区薄膜晶体管的充电率是所述主区薄膜晶体管的充电率的70％～80％。

本发明还提供一种液晶显示面板，包括像素电路；所述像素电路仅采用两个薄膜晶体管，包括像素主区及像素次区；可选地：所述像素主区内设有主区薄膜晶体管、主区存储电容及主区液晶电容；所述主区薄膜晶体管的栅极电性连接扫描线，源极电性连接数据线，漏极电性连接主区存储电容的一端及主区液晶电容的一端；所述主区存储电容的另一端电性连接阵列基板侧公共电极；所述主区液晶电容的另一端电性连接彩膜基板侧公共电极；

所述像素次区内设有一个次区薄膜晶体管、次区存储电容、次区液晶电容及与所述次区液晶电容串联的分压电容；所述次区薄膜晶体管的栅极电性连接扫描线，源极电性连接数据线，漏极电性连接分压电容的一端及次区存储电容的一端；所述分压电容的另一端电性连接所述次区液晶电容的一端；所述次区液晶电容的另一端电性连接彩膜基板侧公共电极；所述次区存储电容的另一端电性连接阵列基板侧公共电极；

所述分压电容的分压作用使得所述次区液晶电容上的电压小于所述主区液晶电容上的电压。

进一步地，所述数据线传输的数据信号用于向所述像素主区及所述像素次区充电；充电完毕后，所述次区液晶电容上的电压与所述主区液晶电容上的电压的比值为：cs/(cs+clc2)；

其中，cs表示分压电容，clc2表示次区液晶电容。

所述次区薄膜晶体管的沟道长宽比小于所述主区薄膜晶体管的沟道长宽比，使得所述次区薄膜晶体管的充电率小于所述主区薄膜晶体管的充电率。

可选地：所述像素主区内设有主区薄膜晶体管、主区存储电容及主区液晶电容；所述主区薄膜晶体管的栅极电性连接扫描线，源极电性连接数据线，漏极电性连接主区存储电容的一端及主区液晶电容的一端；所述主区存储电容的另一端电性连接阵列基板侧公共电极；所述主区液晶电容的另一端电性连接彩膜基板侧公共电极；

所述像素次区内设有一个次区薄膜晶体管、次区存储电容及次区液晶电容；所述次区薄膜晶体管的栅极电性连接扫描线，源极电性连接数据线，漏极电性连接次区液晶电容的一端及次区存储电容的一端；所述次区液晶电容的另一端电性连接彩膜基板侧公共电极；所述次区存储电容的另一端电性连接阵列基板侧公共电极；

所述次区薄膜晶体管的沟道长宽比小于所述主区薄膜晶体管的沟道长宽比，使得所述次区薄膜晶体管的充电率小于所述主区薄膜晶体管的充电率，从而所述次区液晶电容上的电压小于所述主区液晶电容上的电压。

优选地，所述次区薄膜晶体管的充电率是所述主区薄膜晶体管的充电率的70％～80％。

本发明的有益效果：本发明提供的像素电路，采用2t结构，一方面通过设置与次区液晶电容串联的分压电容或设置次区薄膜晶体管的沟道长宽比小于主区薄膜晶体管的沟道长宽比，使得次区液晶电容上的电压小于主区液晶电容上的电压，能够明显改善色偏；另一方面，相比现有的3t结构的像素电路省去了用于为像素次区放电的第三薄膜晶体管，能够消除该第三薄膜晶体管放电对阵列基板侧公共电极的影响，减少水平串扰现象的发生，并进一步提高像素开口率。本发明提供的液晶显示面板采用所述像素电路，色偏较小，串扰现象较少，像素开口率较高。

附图说明

为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。

附图中，

图1为现有的3t结构的像素电路的电路图；

图2为本发明的像素电路的第一实施例的电路图；

图3为本发明的像素电路的第二实施例的电路图；

图4为本发明的像素电路的第三实施例的电路图。

具体实施方式

为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。

本发明提供一种像素电路。

请参阅图2，本发明的像素电路的第一实施例采用2t，即仅采用两个薄膜晶体管的结构，包括像素主区pm及像素次区ps。

所述像素主区pm内设有主区薄膜晶体管t1、主区存储电容cst1及主区液晶电容clc1。所述主区薄膜晶体管t1的栅极电性连接扫描线g(n)(n为正整数，表示像素所在的行数)，源极电性连接数据线d(m)(m为正整数，表示像素所在的列数)，漏极电性连接主区存储电容cst1的一端及主区液晶电容clc1的一端(即主区像素电极)；所述主区存储电容cst1的另一端电性连接阵列基板侧公共电极acom；所述主区液晶电容clc1的另一端电性连接彩膜基板侧公共电极cfcom。

所述像素次区ps内设有一个次区薄膜晶体管t2、次区存储电容cst2、次区液晶电容clc2及与所述次区液晶电容clc2串联的分压电容cs。

所述次区薄膜晶体管t2的栅极电性连接扫描线g(n)，源极电性连接数据线d(m)，漏极电性连接分压电容cs的一端及次区存储电容cst2的一端；所述分压电容cs的另一端电性连接所述次区液晶电容clc2的一端(即次区像素电极)；所述次区液晶电容clc2的另一端电性连接彩膜基板侧公共电极cfcom；所述次区存储电容cst2的另一端电性连接阵列基板侧公共电极acom。

相比现有的3t结构的像素电路，本发明的像素电路的第一实施例省去了用于为像素次区放电的第三薄膜晶体管，而是设置所述分压电容cs来与次区液晶电容clc2进行分压。当所述扫描线g(n)传输的扫描信号作用时：在所述像素主区pm内，所述主区薄膜晶体管t1打开，所述数据线d(m)传输的数据信号向主区存储电容cst1、主区液晶电容clc1充电；在所述像素次区ps内，所述次区薄膜晶体管t2打开，所述数据线d(m)传输的数据信号向次区存储电容cst2、分压电容cs与次区液晶电容clc2充电。设所述数据信号相对于彩膜基板侧公共电极cfcom的电压为vdata，那么待所述扫描线g(n)传输的扫描信号作用完毕后：所述主区液晶电容clc1完成充电，且所述主区液晶电容clc1上的电压vclc1为vdata，即：

vclc1＝vdata(1)

所述次区液晶电容clc2与分压电容cs完成充电，且所述次区液晶电容clc2上的电压vclc2与所述分压电容cs上的电压vcs之和为vdata，即：

vclc2+vcs＝vdata；

根据电容分压原理，所述次区液晶电容clc2上的电压vclc2为：

vclc2＝vdata×cs/(cs+clc2)(2)

将(2)式与(1)式相除，可得所述次区液晶电容clc2上的电压与所述主区液晶电容clc1上的电压的比值为：

vclc2/vclc1＝vdata×cs/(cs+clc2)/vdata

＝cs/(cs+clc2)(3)

可见，由于设置了所述分压电容cs，所述分压电容cs的分压作用会使得所述次区液晶电容clc2上的电压小于所述主区液晶电容clc1上的电压，能够明显改善色偏。

由于本发明的像素电路的第一实施例相比现有的3t结构的像素电路省去了用于为像素次区放电的第三薄膜晶体管，能够消除该第三薄膜晶体管放电对阵列基板侧公共电极acom的影响，减少水平串扰现象的发生，并进一步提高像素开口率。

请参阅图3，本发明的像素电路的第二实施例采用2t结构，包括像素主区pm及像素次区ps。

所述像素主区pm内设有主区薄膜晶体管t1、主区存储电容cst1及主区液晶电容clc1。所述主区薄膜晶体管t1的栅极电性连接扫描线g(n)，源极电性连接数据线d(m)，漏极电性连接主区存储电容cst1的一端及主区液晶电容clc1的一端(即主区像素电极)；所述主区存储电容cst1的另一端电性连接阵列基板侧公共电极acom；所述主区液晶电容clc1的另一端电性连接彩膜基板侧公共电极cfcom。

所述像素次区ps内设有一个次区薄膜晶体管t2、次区存储电容cst2及次区液晶电容clc2。所述次区薄膜晶体管t2的栅极电性连接扫描线g(n)，源极电性连接数据线d(m)，漏极电性连接次区液晶电容clc2的一端(即次区像素电极)及次区存储电容cst2的一端；所述次区液晶电容clc2的另一端电性连接彩膜基板侧公共电极cfcom；所述次区存储电容cst2的另一端电性连接阵列基板侧公共电极acom。

特别需要说明的是：薄膜晶体管的沟道长宽比是决定薄膜晶体管充电率的重要因素，沟道长宽比越大则薄膜晶体管的充电率越高。本发明的像素电路的第二实施例设置所述次区薄膜晶体管t2的沟道长宽比小于所述主区薄膜晶体管t1的沟道长宽比(通过在制程时增加次区薄膜晶体管t2的沟道长度而保持沟道宽度不变，或保持次区薄膜晶体管t2的沟道长度不变而减小沟道宽度来实现)。当所述扫描线g(n)传输的扫描信号作用时：在所述像素主区pm内，所述主区薄膜晶体管t1打开，所述数据线d(m)传输的数据信号经由所述主区薄膜晶体管t1向主区存储电容cst1、主区液晶电容clc1充电；在所述像素次区ps内，所述次区薄膜晶体管t2打开，所述数据线d(m)传输的数据信号经由所述次区薄膜晶体管t2向次区存储电容cst2、次区液晶电容clc2充电；由于所述次区薄膜晶体管t2的沟道长宽比小于所述主区薄膜晶体管t1的沟道长宽比，所述次区薄膜晶体管t2的充电率便小于所述主区薄膜晶体管t1的充电率，优选地，所述次区薄膜晶体管t2的充电率是所述主区薄膜晶体管t1的充电率的70％～80％，进而使得在充电完成后所述次区液晶电容clc2上的电压小于所述主区液晶电容clc1上的电压，能够明显改善色偏。

本发明的像素电路的第二实施例通过降低次区薄膜晶体管t2的沟道长宽比来使得次区液晶电容clc2上的电压小于主区液晶电容clc1上的电压以达到改善色偏的效果，相比现有的3t结构的像素电路省去了用于为像素次区放电的第三薄膜晶体管，能够消除该第三薄膜晶体管放电对阵列基板侧公共电极acom的影响，减少水平串扰现象的发生，并进一步提高像素开口率。

请参阅图4，本发明的像素电路的第三实施例是对上述第一实施例与第二实施例所做的组合，即在第一实施例设置与所述次区液晶电容clc2串联的分压电容cs的基础上，同时降低次区薄膜晶体管t2的沟道长宽比，使得所述次区薄膜晶体管t2的沟道长宽比小于所述主区薄膜晶体管t1的沟道长宽比，能够在更大程度上使得所述次区液晶电容clc2上的电压小于所述主区液晶电容clc1上的电压以明显改善色偏，并且该第三实施例相比现有的3t结构的像素电路省去了用于为像素次区放电的第三薄膜晶体管，能够消除该第三薄膜晶体管放电对阵列基板侧公共电极的影响，减少水平串扰现象的发生，并进一步提高像素开口率。

本发明还提供一种液晶显示面板，采用任一种上述的像素电路，所以该液晶显示面板的色偏较小，串扰现象较少，像素开口率较高。

综上所述，本发明的像素电路，采用2t结构，一方面通过设置与次区液晶电容串联的分压电容或设置次区薄膜晶体管的沟道长宽比小于主区薄膜晶体管的沟道长宽比，使得次区液晶电容上的电压小于主区液晶电容上的电压，能够明显改善色偏；另一方面，相比现有的3t结构的像素电路省去了用于为像素次区放电的第三薄膜晶体管，能够消除该第三薄膜晶体管放电对阵列基板侧公共电极的影响，减少水平串扰现象的发生，并进一步提高像素开口率。本发明的液晶显示面板采用所述像素电路，色偏较小，串扰现象较少，像素开口率较高。

以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明的权利要求的保护范围。