基板及电泳装置的制作方法

本发明涉及基板及电泳装置。

背景技术：

近年来，针对手机及电子纸等便携式电子设备等的显示装置的需要日益升高。例如，在电子纸中所用的电泳型显示器(electrophoreticdisplay：epd)中，具有对图像的重写时的电位进行保持的存储性。对于epd而言，当针对每帧而实施1次重写时，对重写时的电位进行保持,直至在下一帧中实施重写为止。因此，epd能够实现低功耗驱动。例如，公开了下述技术：通过将epd的像素晶体管设为组合有p沟道晶体管和n沟道晶体管而成的cmos(互补型mos)构成，从而实现了低功耗(例如，专利文献1)。

现有技术文献

专利文献

专利文献1：日本特开2011－221125号公报

技术实现要素：

发明要解决的课题

在户外这样的受到强光的环境下，存在入射至显示面的光到达像素晶体管的可能性。若强光入射至像素晶体管，则由于光传导效应而产生光漏电流，存在像素晶体管发生误动作的可能性。

本发明是鉴于上述情况而做出的，其目的在于，提供能够提高可靠性的基板及电泳装置。

用于解决课题的手段

一个方案涉及的基板具备：绝缘性的基材；在上述基材的一面侧设置的像素电极；在上述基材与上述像素电极之间设置的像素晶体管；在上述像素晶体管与上述像素电极之间设置的第一反射膜；和在上述像素晶体管与上述第一反射膜之间设置的公共电极，其中，上述第一反射膜具有第一贯通孔，上述公共电极具有第二贯通孔，上述像素晶体管的漏极通过上述第一贯通孔和上述第二贯通孔而连接于上述像素电极。

另一方案涉及的基板具备：第一栅极线；与上述第一栅极线平行的第二栅极线；在俯视下与上述第一栅极线及上述第二栅极线交叉的信号线；和在俯视下与上述第一栅极线及上述第二栅极线交叉、且连接于上述信号线的半导体膜，上述半导体膜的俯视下的形状为环状。

一个方案涉及的电泳装置具备：基板；与上述基板相对配置的电泳层，上述基板具备：绝缘性的基材；在上述基材的一面侧设置的像素电极；在上述基材与上述像素电极之间设置的像素晶体管；和在上述像素晶体管与上述像素电极之间设置的第一反射膜，其中，上述像素晶体管具有栅极、源极及漏极，上述第一反射膜具有第一贯通孔，上述漏极与上述像素电极通过上述第一贯通孔而连接。

附图说明

图1：图1为示出实施方式1涉及的显示装置的构成例的框图。

图2：图2为示出在实施方式1涉及的tft基板中、1个像素的构成例的电路图。

图3：图3为示出在实施方式1涉及的tft基板中、多个像素的配置例的俯视图。

图4：图4为示出在实施方式1涉及的tft基板中、1个像素的构成例的俯视图。

图5：图5为将图4所示的俯视图中的、第三接触孔及其周边放大了的图。

图6：图6为将图4所示的俯视图中的、像素电极、第一反射膜、公共电极及平坦化膜省略了的图。

图7：图7为示出实施方式1涉及的半导体膜的构成例的俯视图。

图8：图8为示出实施方式1涉及的公共电极的构成例的俯视图。

图9：图9为示出实施方式1涉及的第一反射膜的构成例的俯视图。

图10：图10为沿x－x’线对图4所示的俯视图进行切剖而得到的剖面图。

图11：图11为沿xi－xi’线对图5所示的俯视图进行切剖而得到的剖面图。

图12：图12为用于说明tft基板的制造方法的剖面图。

图13：图13为用于说明tft基板的制造方法的剖面图。

图14：图14为用于说明tft基板的制造方法的剖面图。

图15：图15为用于说明tft基板的制造方法的剖面图。

图16：图16为用于说明tft基板的制造方法的俯视图。

图17：图17为用于说明tft基板的制造方法的俯视图。

图18：图18为用于说明tft基板的制造方法的俯视图。

图19：图19为用于说明tft基板的制造方法的俯视图。

图20：图20为示出实施方式1涉及的显示装置200的构成例的剖面图。

图21：图21为示出实施方式1的变形例1涉及的tft基板的剖面图。

图22：图22为示出实施方式1的变形例1涉及的tft基板的剖面图。

图23：图23为示出实施方式1的变形例2涉及的tft基板的剖面图。

图24：图24为示出实施方式2涉及的tft基板的构成例的俯视图。

图25：图25为示出沿xxv－xxv’线对图24所示的俯视图进行切剖而得到的剖面图。

图26：图26为示出实施方式3涉及的tft基板的构成例的俯视图。

图27：图27为示出实施方式3涉及的公共电极的构成例的俯视图。

附图标记说明

1基材

1a一侧的面

13栅极绝缘膜

21半导体膜

23层间绝缘膜

31d漏极

31r第二反射膜

31s源极

33平坦化膜

41公共电极

41h1贯通孔

41h2贯通孔(第二贯通孔的一例)

43h贯通孔(第一贯通孔的一例)

43第一反射膜

45绝缘膜

51像素电极

61保护膜

100、100a、100b、100c、100dtft基板(基板的一例)

101、131基材

110栅极驱动部

120源极驱动部

130对置基板

131基材

133对置电极

152密封部

153连接部件

160电泳层

161黑色微粒

162白色微粒

163微囊

165分散液

200显示装置

211、311第一部位

212、312第二部位

213第三部位

311a第一端部

311b第二端部

c1第一保持电容

c2第二保持电容

gcl栅极线

h1第一接触孔

h2第二接触孔

h3第三接触孔

n1g、n2g栅极

ntrnmos晶体管

ntr1第一nmos晶体管

ntr2第二nmos晶体管

p1g、p2g栅极

ptrpmos晶体管

ptr1第一pmos晶体管

ptr2第二pmos晶体管

px像素

tr像素晶体管

tr1第一mos晶体管

tr2第二mos晶体管

vcom公共电位

具体实施方式

参照附图，对用于实施本发明的方案(实施方式)详细地进行说明。并非由以下实施方式中记载的内容来限定本发明。另外，以下记载的构成要素中，包含本领域技术人员可容易想到的构成要素、实质上相同的构成要素。此外，以下记载的构成要素可适当组合。需要说明的是，公开内容不过为一个例子，对于本领域技术人员而言，对于在保持发明的主旨情况下的适当变更而言所容易想到的方案，当然包含在本发明的范围内。另外，为了使说明更加明确，对于附图而言，与实际情形相比，存在对各部的宽度、厚度、形状等示意性地表示的情况，但不过为一个例子，不限定对本发明的解释。另外，在本说明书和各图中，有时对与关于已出现的图而在前文描述过的要素相同的要素标注相同标记，并适当省略详细的说明。

(实施方式1)

图1为示出实施方式1涉及的显示装置的构成例的框图。图2为在实施方式1涉及的tft基板中示出1个像素的构成例的电路图。实施方式1涉及的显示装置200被搭载于例如未图示的电子设备。对于显示装置200而言，从电子设备的电源电路施加电源电压，基于从电子设备的主处理器即控制电路输出的信号来实施图像显示。显示装置200为具有例如电泳层160(参见后述的图20)的电泳型显示器(epd)。如图1所示，显示装置200具备：tft基板100；连接于tft基板100的栅极驱动部110；连接于tft基板100的源极驱动部120。

如图1所示，tft基板100具备：多个像素px；多条第一栅极线gcl－n(n)、gcl－n(n+1)、gcl－n(n+2)…；多条第二栅极线gcl－p(n)、gcl－p(n+1)、gcl－p(n+2)；和多条信号线sgl(m)、sgl(m+1)、sgl(m+2)…。n、m分别为1以上的整数。以下说明中，当无需将多条第一栅极线gcl－n(n)、gcl－n(n+1)、gcl－n(n+2)…相互区分而进行说明时，将各条第一栅极线称为第一栅极线gcl－n。同样地，当无需将多条第二栅极线gcl－p(n)、gcl－p(n+1)、gcl－p(n+2)…相互区分而进行说明时，将各条第二栅极线称为第二栅极线gcl－p。当无需将多条信号线sgl(m)、sgl(m+1)、sgl(m+2)…相互区分而进行说明时，将各条信号线称为信号线sgl。

多个像素px在x方向、和与x方向交叉的y方向上分别排列，并被配置为二维的矩阵状。多条第一栅极线gcl－n在x方向上延伸设置、在y方向上排列。多条第二栅极线gcl－p也在x方向上延伸设置、在y方向上排列。在y方向上，第一栅极线gcl－n与第二栅极线gcl－p交替排列。例如，在y方向上，第一栅极线gcl－n及第二栅极线gcl－p按照第一栅极线gcl－n(n)、第二栅极线gcl－p(n)、第一栅极线gcl－n(n+1)、第二栅极线gcl－p(n+1)…的顺序排列。多条信号线sgl在y方向上延伸设置、在x方向上排列。由此，对于多条信号线sgl而言，第一栅极线gcl－n与第二栅极线gcl－p在俯视下彼此正交。需要说明的是，所谓俯视，意为从tft基板100的基材1的一侧的面1a(参见后述的图11)的法线方向观察。

多条第一栅极线gcl－n及多条第二栅极线gcl－p分别连接于栅极驱动部110。多条信号线sgl分别连接于源极驱动部120。

栅极驱动部110基于从上述控制电路输出的信号来生成第一栅极驱动信号和第二栅极驱动信号。栅极驱动部110将第一栅极驱动信号向第一栅极线gcl－n供给、将第二栅极驱动信号向第二栅极线gcl－p供给。源极驱动部120基于从上述控制电路输出的信号来生成源极驱动信号。源极驱动部120将源极驱动信号向信号线sgl供给。

栅极驱动部110及源极驱动部120既可以设置于tft基板100，也可以设置于对置基板130(参见后述的图20)。另外，栅极驱动部110及源极驱动部120也可以搭载于在连接于tft基板100的其他电路基板(例如，柔性基板)上安装的ic(integratedcircuit)。

如图2所示，tft基板100的各像素px具备像素晶体管tr。例如，像素晶体管tr为cmos(互补型mos)构成，并且具有nmos晶体管ntr和pmos晶体管ptr。例如，nmos晶体管ntr和pmos晶体管ptr分别为底栅型。

nmos晶体管ntr与pmos晶体管ptr并联连接。nmos晶体管ntr的源极与pmos晶体管ptr的源极连接于信号线sgl。另外，nmos晶体管ntr的漏极与pmos晶体管ptr的漏极连接。实施方式1中，nmos晶体管ntr的源极及pmos晶体管ptr的源极由共通的源极31s(参见后述的图6)构成。nmos晶体管ntr的漏极及pmos晶体管ptr的漏极由共通的漏极31d(参见后述的图6)构成。

nmos晶体管ntr具有第一nmos晶体管ntr1和第二nmos晶体管ntr2。第一nmos晶体管ntr1与第二nmos晶体管ntr2串联连接。另外，pmos晶体管ptr具有第一pmos晶体管ptr1和第二pmos晶体管ptr2。第一pmos晶体管ptr1与第二pmos晶体管ptr2串联连接。

nmos晶体管ntr的栅极具有第一nmos晶体管ntr1的栅极n1g(参见后述的图16)及第二nmos晶体管ntr2的栅极n2g(参见后述的图16)。nmos晶体管ntr的栅极连接于第一栅极线gcl－n。nmos晶体管ntr的源极连接于信号线sgl。nmos晶体管ntr的漏极连接于像素电极51(参见后述的图3)。从信号线sgl向nmos晶体管ntr的源极供给源极驱动信号(图像信号)。从第一栅极线gcl－n向nmos晶体管ntr的栅极供给第一栅极驱动信号。若向nmos晶体管ntr供给的第一栅极驱动信号的电压为规定的值以上，则nmos晶体管ntr导通。由此，从信号线sgl经由nmos晶体管ntr向像素电极51供给源极驱动信号(图像信号)。

pmos晶体管ptr的栅极具有第二pmos晶体管ptr1的栅极p1g(参见后述的图16)及第二pmos晶体管ptr2的栅极p2g(参见后述的图16)。pmos晶体管ptr的栅极连接于第二栅极线gcl－p。pmos晶体管ptr的源极连接于信号线sgl。pmos晶体管ptr的漏极连接于像素电极51。从信号线sgl向pmos晶体管ptr的源极供给源极驱动信号(图像信号)。从第二栅极线gcl－p向pmos晶体管ptr的栅极供给第二栅极驱动信号。若向pmos晶体管ptr供给的第二栅极驱动信号的电压成为规定的值以下，则pmos晶体管ptr导通。由此，从信号线sgl经由pmos晶体管ptr向像素电极51供给源极驱动信号(图像信号)。

另外，tft基板100的各像素px具有第一保持电容c1和第二保持电容c2。第一保持电容c1在像素电极51与公共电极41(参见后述的图11)之间形成。第二保持电容c2在对置基板130的对置电极133(参见后述的图20)与像素电极51之间形成。从信号线sgl经由像素晶体管tr向像素电极51供给源极驱动信号(图像信号)。另外，向公共电极41和对置电极133供给公共电位vcom。向像素电极51供给的源极驱动信号(图像信号)的电位由第一保持电容c1和第二保持电容c2保持。

接下来，针对tft基板的结构进行说明。图3为示出实施方式1涉及的tft基板中的、多个像素的配置例的俯视图。图4为示出实施方式1涉及的tft基板中的、1个像素的构成例的俯视图。图4中，为了易于视认位于比像素电极51靠下侧(即，基材1侧)的各部的结构，省略了绝缘膜45的图示。图5为将图4所示的俯视图中的、第三接触孔及其周边放大的图。图6为将图4所示的俯视图中的、像素电极、第一反射膜、公共电极及平坦化膜省略了的图。图7为示出实施方式1涉及的半导体膜的构成例的俯视图。图8为示出实施方式1涉及的公共电极的构成例的俯视图。图9为示出实施方式1涉及的第一反射膜的构成例的俯视图。图10为沿x－x’线对图4所示的俯视图进行切剖而得到的剖面图。图11为沿xi－xi’线对图5所示的俯视图进行切剖而得到的剖面图。

如图10及图11所示，tft基板100具有：基材1、在基材1的一侧的面1a上设置的第一栅极线gcl－n及第二栅极线gcl－p、和在基板1的一侧的面1a上设置的栅极绝缘膜13。栅极绝缘膜13覆盖第一栅极线gcl－n及第二栅极线gcl－p。

另外，tft基板100具有在栅极绝缘膜13上设置的半导体膜21、和在栅极绝缘膜13上设置的层间绝缘膜23。层间绝缘膜23覆盖半导体膜21。在层间绝缘膜23中设置有第一接触孔h1和第二接触孔h2。第一接触孔h1及第二接触孔h2为以半导体膜21为底面的贯通孔。

如图7所示，半导体膜21的俯视下的形状为例如矩形的环状。如后述的图16所示，第一栅极线gcl－n在俯视下与环状的半导体膜21交叉。在第一栅极线gcl－n中，与环状的半导体膜21交叉的部分为nmos晶体管ntr的栅极。在环状的半导体膜21中，与第一栅极线gcl－n交叉的部分成为nmos晶体管ntr的沟道。同样地，第二栅极线gcl－p也在俯视下与环状的半导体膜21交叉。在第二栅极线gcl－p中，与环状的半导体膜21交叉的部分为pmos晶体管ptr的栅极。在环状的半导体膜21中，与第二栅极线gcl－p交叉的部分成为pmos晶体管ptr的沟道。半导体膜21连接于信号线sgl。

另外，如图6、图10及图11所示，tft基板100具有信号线sgl、像素晶体管tr(参见图2)的源极31s及漏极31d、和第二反射膜31r。信号线sgl、源极31s及漏极31d、第二反射膜31r分别设置于层间绝缘膜23上。即，信号线sgl、源极31s及漏极31d、第二反射膜31r设置于同一层。

信号线sgl中，将第一接触孔h1包埋的部分与其周边部为像素晶体管tr的源极31s。另外，漏极31d配置于远离信号线sgl的位置，并且将第二接触孔h2包埋。信号线sgl、源极31s及漏极31d与第二反射膜31r由例如同一组成的导电膜构成。第二反射膜31r的俯视下的形状为例如矩形。另外，也可以将源极31s称为源极电极，将漏极31d称为漏极电极。

如图6所示，漏极31d的俯视下的形状为例如t字状。漏极31d具有直线状的第一部位311和直线状的第二部位312。在第一部位311的长边方向的中心部连接有第二部位312。第一部位311与第二部位312所成的角度为约90°。

另外，第一部位311具有第一端部311a和第二端部311b。第一端部311a位于第一部位311的长边方向的一端侧。第二端部311b位于第一部位311的长边方向的另一端侧。第一端部311a在俯视下与第一栅极线gcl－n重合。第二端部311b在俯视下与第二栅极线gcl－p重合。

另外，如图10及图11所示，tft基板100具有在层间绝缘膜23上设置的、绝缘性的平坦化膜33。平坦化膜33覆盖信号线sgl。平坦化膜33的上表面33a为平坦的，并且与基材1的一侧的面1a平行。在平坦化膜33中，设置有第三接触孔h3。如图5及图11所示，第三接触孔h3是以像素晶体管tr(参见图2)的漏极31d为底面的贯通孔。

另外，如图10及图11所示，tft基板100具有在平坦化膜33上设置的公共电极41、在公共电极41上设置的第一反射膜43、和在平坦化膜33上设置的绝缘膜45。如图8所示，在公共电极41中设置有两个贯通孔41h1和一个贯通孔41h2。如图4所示，在俯视下，贯通孔41h1围绕第二反射膜31r。另外，如图5所示，在俯视下，贯通孔41h2围绕第三接触孔h3。

如图9所示，第一反射膜43的俯视下的形状为例如矩形。在第一反射膜43中设置有一个贯通孔43h。如图5所示，在俯视下，贯通孔43h围绕贯通孔41h2。另外，如图4所示，在各像素px中，第一反射膜43与第二反射膜31r在俯视下并排配置。

如图10及图11所示，绝缘膜45覆盖公共电极41和第一反射膜43。另外，绝缘膜45覆盖第三接触孔h3、贯通孔41h1、41h2、43h的各内侧面。绝缘膜45为第一保持电容c1(参见图2)的介电体，其也是第二保持电容c2(参见图2)的介电体的一部分。

另外，如图4、图10及图11所示，tft基板100具有在绝缘膜45上设置的像素电极51。像素电极51隔着绝缘膜45而覆盖公共电极41。另外，像素电极51将第三接触孔h3包埋。由此，像素电极51与像素晶体管tr的漏极31d连接。

像素电极51的俯视下的形状为例如矩形。如图3所示的那样，在tft基板100中，多个像素电极51分别在x方向、和与x方向交叉的y方向上排列，并被配置为二维的矩阵状。本实施方式中，在俯视下与一个像素电极51重合的区域成为一个像素px。

接下来，例示构成tft基板100的各部分的材料。基材1由玻璃、挠性的树脂基板构成。第一栅极线gcl－n及第二栅极线gcl－p由包含钼的材料构成。栅极绝缘膜13由硅氧化膜及硅氮化膜构成。例如，栅极绝缘膜13由从基材1侧起将硅氧化膜、硅氮化膜依次层叠而成的层叠结构的膜构成。半导体膜21由多晶硅膜构成。层间绝缘膜23由硅氧化膜及硅氮化膜构成。例如，层间绝缘膜23由从基材1侧起将硅氧化膜、硅氮化膜、硅氧化膜依次层叠而成的层叠结构的膜构成。

信号线sgl(包括源极31s)、漏极31d、第二反射膜31r由钛及铝构成。例如，信号线sgl、漏极31d、第二反射膜31r由从基材1侧起将钛、铝、钛依次层叠而成的层叠结构的膜构成。平坦化膜33由丙烯酸树脂构成。公共电极41由作为透光性的导电膜的ito(indiumtinoxide，氧化铟锡)构成。第一反射膜43由钼及铝构成。例如，第一反射膜43由从基材1侧起将钼、铝、钼依次层叠而成的层叠结构的膜构成。另外，为了进一步提高反射性，第一反射膜43也可以是使用了ag(银)的反射膜。绝缘膜45由硅氮化膜构成。像素电极51由ito构成。

需要说明的是，上述材料不过为例子。本实施方式中，也可以由上述以外的材料构成tft基板100的各部分。例如，第一栅极线gcl－n及第二栅极线gcl－p也可以由铝、铜、银、钼或它们的合金膜构成。信号线sgl、漏极31d和第二反射膜31r可以由钛与铝的合金即钛铝构成。

接下来，参照剖面图及俯视图，对实施方式1涉及的tft基板100的制造方法进行说明。图12至图15为用于说明tft基板的制造方法的剖面图。图16至图19为用于说明tft基板的制造方法的俯视图。图12至图15与图11所示的剖面图对应，并且示出了该剖面中的制造过程。图16至图19与图4所示的俯视图对应，并且示出了该俯视下的制造过程。

如图12及图16所示，首先，制造装置(未图示)在基材1上形成钼等导电膜(未图示)。导电膜的形成利用溅射法等来实施。接下来，制造装置利用光刻技术及干式蚀刻技术对导电膜进行图案化，从而形成第一栅极线gcl－n及第二栅极线gcl－p。例如，制造装置在导电膜之上形成抗蚀剂(未图示)。利用光刻法将抗蚀剂形成图案，并且形成为下述形状：覆盖形成第一栅极线gcl－n及第二栅极线gcl－p的区域，而将除此以外的区域露出。接下来，制造装置利用干式蚀刻技术将从抗蚀剂露出的区域的导电膜除去。由此，由导电膜形成第一栅极线gcl－n及第二栅极线gcl－p。第一栅极线gcl－n及第二栅极线gcl－p形成后，制造装置将抗蚀剂除去。

接下来，制造装置在基材1上形成栅极绝缘膜13。栅极绝缘膜13的形成利用cvd(chemicalvapordeposition，化学气相沉积)法等来实施。由此，第一栅极线gcl－n及第二栅极线gcl－p被栅极绝缘膜13覆盖。接下来，制造装置在栅极绝缘膜13上形成半导体膜21。半导体膜的形成利用cvd法等来实施。接下来，制造装置利用光刻技术及干式蚀刻技术将半导体膜21图案化。由此，制造装置形成俯视下的形状为环状的半导体膜21。半导体膜21形成后，制造装置将抗蚀剂除去。

在tft基板100中，在第一栅极线gcl－n中，在俯视下与环状的半导体膜21重合的两个部位之中的、一者成为第一nmos晶体管ntr1的栅极n1g，另一者成为第二nmos晶体管ntr2的栅极n2g。另外，在第二栅极线gcl－p中，在俯视下与环状的半导体膜21重合的两个部位之中的、一者成为第一pmos晶体管ptr1的栅极p1g，另一者成为第二pmos晶体管ptr2的栅极p2g。

接下来，如图13及图17所示，制造装置在栅极绝缘膜13上形成层间绝缘膜23。层间绝缘膜23的形成利用cvd法等来实施。由此，半导体膜21由层间绝缘膜23覆盖。

接下来，制造装置在层间绝缘膜23上形成第一接触孔h1和第二接触孔h2。例如，制造装置在层间绝缘膜23之上形成抗蚀剂(未图示)。利用光刻法将抗蚀剂形成图案，并且形成为下述形状：将形成第一接触孔h1的区域和形成第二接触孔h2的区域露出，而覆盖除此以外的区域。接下来，制造装置利用干式蚀刻技术将从抗蚀剂露出的区域的层间绝缘膜23除去。由此，在层间绝缘膜23中形成第一接触孔h1和第二接触孔h2。第一接触孔h1和第二接触孔h2形成后，制造装置将抗蚀剂除去。

接下来，制造装置在层间绝缘膜23上形成信号线sgl(包括图6所示的源极31s)、漏极31d和第二反射膜31r。例如，制造装置在层间绝缘膜23上形成钛作为金属膜，接下来形成铝，接下来形成钛。金属膜的形成利用溅射法等来实施。接下来，制造装置利用光刻技术及干式蚀刻技术将金属膜图案化。由此，制造装置形成通过第一接触孔h1而连接于半导体膜21d的信号线sgl、通过第二接触孔h2而连接于半导体膜21的漏极31d、和俯视下的形状为岛状的第二反射膜31r。之后，制造装置将抗蚀剂除去。

接下来，如图14及图18所示，制造装置在层间绝缘膜23上形成平坦化膜33。平坦化膜33为绝缘性，并且为例如丙烯酸树脂等有机材料。平坦化膜33的形成利用狭缝涂布法或旋涂法等来实施。由此，信号线sgl、漏极31d和第二反射膜31r被平坦化膜33覆盖。若在平坦化膜33中使用丙烯酸树脂等有机材料，则能够使平坦化膜33的膜厚变厚。因此，能够减小公共电极41与信号线sgl之间的寄生电容、公共电极41与漏极31d之间的寄生电容。

接下来，如图15及图19所示，制造装置在平坦化膜33上形成公共电极41和第一反射膜43。例如，制造装置在平坦化膜33上形成ito等导电膜。接下来，制造装置在导电膜上依次形成钼、铝、钼作为金属膜。导电膜及金属膜的形成分别利用溅射法等来实施。接下来，制造装置利用光刻技术及干式蚀刻技术而将金属膜图案化。由此，制造装置形成具有贯通孔43h的第一反射膜43。接下来，制造装置利用光刻技术及干式蚀刻技术而将导电膜图案化。由此，制造装置形成具有贯通孔41h1及贯通孔41h2的公共电极41。公共电极41形成后，制造装置将抗蚀剂除去。

接下来，制造装置在平坦化膜33中形成第三接触孔h3。例如，制造装置在平坦化膜33上形成抗蚀剂(未图示)。通过抗蚀剂而将公共电极41和第一反射膜43覆盖。利用光刻法将抗蚀剂形成图案，并且形成为下述形状：使形成第三接触孔h3的区域露出，而覆盖除此以外的区域。形成第三接触孔h3的区域在俯视下为贯通孔43h的内侧、并且为贯通孔41h2的内侧。接下来，制造装置利用干式蚀刻技术将从抗蚀剂露出的区域的平坦化膜33除去。由此，在平坦化膜33形成第三接触孔h3。第三接触孔h3形成后，制造装置将抗蚀剂除去。

接下来，制造装置在基材1的上方形成绝缘膜45(参见图11)。绝缘膜45的形成利用cvd法等来实施。由此，公共电极41和第一反射膜43被绝缘膜45覆盖。另外，第三接触孔h3的内侧面及底部也被绝缘膜45覆盖。接下来，制造装置将绝缘膜45之中的、覆盖第三接触孔h3的底部的部分除去。例如，制造装置在绝缘膜45上形成抗蚀剂(未图示)。利用光刻法将抗蚀剂形成图案，并且形成为下述形状：使在俯视下与第三接触孔h3的底部重合的区域露出，而覆盖除此以外的区域。接下来，制造装置利用干式蚀刻技术将从抗蚀剂露出的区域的绝缘膜45除去。由此，第三接触孔h3的底部从绝缘膜45露出。然后，制造装置将抗蚀剂除去。

接下来，制造装置在绝缘膜45上形成像素电极51(参见图11)。例如，制造装置在绝缘膜45上形成ito等导电膜。导电膜的形成利用溅射法等来实施。接下来，制造装置利用光刻技术及干式蚀刻技术将导电膜图案化。由此，制造装置形成通过第三接触孔h3而连接于漏极31d的像素电极51。像素电极51形成后，制造装置将抗蚀剂除去。经以上工序，完成实施方式1涉及的tft基板100。

接下来，针对实施方式1涉及的显示装置200的结构进行说明。图20为示出实施方式1涉及的显示装置200的构成例的剖面图。如图20所示，实施方式1涉及的显示装置200具备上述tft基板100、与tft基板100相对配置的对置基板130、在tft基板100与对置基板130之间配置的电泳层160、和密封部152。

对置基板130具有基材131和对置电极133。基材131为透光性的玻璃基板、透光性的树脂基板或透光性的树脂膜。对置电极133被设置于基材131中的与tft基板100相对的那面侧。对置电极133由作为透光性的导电膜的ito构成。对置电极133和像素电极51夹着电泳层160而相对。

密封部152被设置于tft基板100和对置基板130之间。在由tft基板100、对置基板130及密封部152围成的内部的空间密封有电泳层160。在密封部152上设置有连接部件153。对置电极133经由连接部件153而与tft基板100的公共电极41连接。由此，向对置电极133供给公共电位vcom。

电泳层160包含多个微囊163。在微囊163的内部，封入有多个黑色微粒161、多个白色微粒162和分散液165。多个黑色微粒161及多个白色微粒162分散于分散液165中。分散液165为例如硅油等透光性的液体。黑色微粒161为电泳粒子，可使用例如带负电的石墨。白色微粒162为电泳粒子，可使用例如带正电的氧化钛(tio2)。

通过在像素电极51与对置电极133之间形成电场，黑色微粒161与白色微粒162的分散状态发生变化。根据黑色微粒161和白色微粒162的分散状态，透过电泳层160的光的透过状态发生变化。由此，在显示面上得以显示图像。例如，若向对置电极133供给公共电位vcom(例如，0v)、向像素电极51供给负电位，则带负电的黑色微粒161向对置基板130侧移动，带正电的白色微粒162向tft基板100侧移动。由此，若从对置基板130侧观察tft基板100，则在俯视下与像素电极51重合的区域(像素)成为黑显示。

如以上说明的那样，实施方式1涉及的tft基板100具备：基材1、在基材1的一面侧设置的像素电极51、在基材1与像素电极51之间设置的像素晶体管tr、和在像素晶体管tr与像素电极51之间设置的第一反射膜43。第一反射膜43具有贯通孔43h。像素晶体管tr的漏极31d通过贯通孔43h而连接于像素电极51。

由此，位于第一反射膜43下方的漏极31d能够连接于位于第一反射膜43上方的像素电极51。另外，第一反射膜43能够将透过对置基板130和电泳层160而从像素电极51侧入射的光(以下，称为“入射光”)向像素电极51侧反射。由此，具备tft基板100的显示装置200能够提高显示的亮度。

另外，在户外这样的受到强光的环境下，存在入射至epd的显示面的光透过电泳层，到达像素晶体管的可能性。若强光入射至像素晶体管，则由于光传导效应而产生光漏电流，存在像素晶体管发生误动作的可能性。由此，存在epd的可靠性降低的可能性。

然而，在实施方式1涉及的tft基板100中，由于像素晶体管tr通过第一反射膜43而被遮光，因此，能够抑制在像素晶体管tr中产生由光传导效应带来的光漏电流(以下，称为“光电转换”)。因此，tft基板100能够降低像素晶体管tr发生误动作的可能性。由此，本实施方式能够提供构成为可提高可靠性的ttf基板100。

另外，tft基板100还具备在像素晶体管tr与第一反射膜43之间设置的公共电极41。公共电极41具有贯通孔41h2。漏极31d通过公共电极41的贯通孔41h2、和第一反射膜43的贯通孔43h而连接于像素电极51。由此，位于公共电极41下方的漏极31d能够连接于位于公共电极41上方的像素电极51。另外，在公共电极41上设置有第一反射膜43。由此，能够提高第一反射膜43对基底的密合性。

另外，tft基板100还具备在像素电极51与基材1之间设置的第二反射膜31r。公共电极41具有在不同于贯通孔41h2的位置设置的贯通孔41h1。第二反射膜31r被配置于在俯视下与贯通孔41h1重合的位置。由此，通过改变贯通孔41h1的开口面积的设计值，能够使在像素电极51与公共电极41之间形成的第一保持电容c1的电容值接近所期望的值。

另外，第二反射膜31r能够将从像素电极51侧入射的入射光之中的、透过贯通孔41h1的光向像素电极51侧反射。因此，具备tft基板100的显示装置200能够进一步提高显示的亮度。另外，通过第二反射膜31r，使得像素晶体管tr相对于透过贯通孔41h1的光而被遮光。由此，可进一步抑制像素晶体管tr中的光电转换，因此，tft基板100能够进一步减小像素晶体管tr发生误动作的可能性。由此，本实施方式能够提供构成为可进一步提高可靠性的ttf基板100。

另外，第一反射膜43与第二反射膜31r在俯视下相邻地配置。由此，能够将第一反射膜43与第二反射膜31r之间的间隙减小，能够增大相对于入射光而言的反射膜的面积。因此，tft基板100能够高效地将入射光向像素电极51侧反射。

另外，第二反射膜31r与源极31s及漏极31d设置于同一层。另外，第二反射膜31r由与源极及漏极相同组成的材料构成。由此，由于能够以与源极31s及漏极31d相同的工艺同时形成第二反射膜31r，因此能够抑制tft基板100的制造工序数的增加。

另外，像素晶体管tr的漏极31d的一部分被配置于在俯视下与像素晶体管tr的栅极重合的位置。例如，漏极31d的第一端部311a被配置于在俯视下与像素晶体管tr所具有的第二nmos晶体管ntr2的栅极n2g的一部分重合的位置。另外，漏极31d的第二端部311b被配置于在俯视下与像素晶体管tr所具有的第二pmos晶体管ntr2的栅极p2g的一部分重合的位置。由此，即使入射光的一部分(例如，相对于基材1的一侧的面1a而倾斜地入射的光)通过贯通孔41h1而入射至像素晶体管tr侧，上述光也可被漏极31d遮蔽。由此，由于能够抑制光向栅极n2g、p2g的入射，因此，能够进一步抑制光电转换。

另外，tft基板100还具备在基材1与第一反射膜43之间设置的、与源极31s及漏极31d连接的半导体膜21。半导体膜21的俯视下的形状为环状。由此，在俯视下，在一个方向上延伸的1条栅极线gcl能够在半导体膜21的2个部位处交叉。由此，tft基板100能够具有串联连接的两个mos晶体管作为像素晶体管。例如，在各像素px中，第一栅极线gcl－n在半导体膜21的2个部位处交叉。由此，像素晶体管tr能够具有串联连接的第一nmos晶体管ntr1及第二nmos晶体管ntr2。另外，在各像素px中，第二栅极线gcl－p在半导体膜21的2个部位处交叉。由此，像素晶体管tr能够具有串联连接的第一pmos晶体管ptr1及第二pmos晶体管ptr2。

另外，像素晶体管tr具有nmos晶体管ntr、和与nmos晶体管ntr并联连接的pmos晶体管ptr。由此，能够使像素晶体管tr成为cmos(互补型mos)构成。与像素晶体管不是cmos构成的情况相比，能够将向nmos晶体管ntr和pmos晶体管ptr的各自施加的电压振幅减小，能够将构成像素晶体管tr的pmos晶体管ptr及nmos晶体管ntr的耐压减小。

另外，实施方式1涉及的tft基板100具有在基材1的一侧的面1a侧设置的第一栅极线gcl－n、在基材1的一侧的面1a侧设置且与第一栅极线平行的第二栅极线gcl－p、和在基材1的一侧的面1a侧设置且在俯视下与第一栅极线gcl－n及第二栅极线gcl－p交叉的信号线sgl。信号线sgl被配置于在俯视下与像素晶体管tr重合的位置。例如，信号线sgl在俯视下与第一nmos晶体管ntr1重合，在俯视下也与第一pmos晶体管ptr1重合。由此，即使入射光的一部分(例如，相对于基板1的一侧的面1a而倾斜地入射的光)透过贯通孔41h1而入射至像素晶体管tr侧，上述光也能够被信号线sgl遮蔽。由此，由于能够抑制光向像素晶体管tr的栅极的入射，因此，可进一步抑制光电转换。

实施方式1涉及的显示装置200具备上述tft基板100、和与tft基板100相对配置的显示层。显示层为例如电泳层160。由此，本实施方式能够以显示装置200的形式提供构成为可提高可靠性的电泳装置。

(变形例)

上述实施方式1中，对像素晶体管tr所具有的nmos晶体管ntr及pmos晶体管ptr各自为底栅型的情况进行了说明。然而，本实施方式中，nmos晶体管ntr及pmos晶体管ptr不限于底栅型。本实施方式中，nmos晶体管ntr及pmos晶体管ptr也可以是顶栅型。

图21及图22为示出实施方式1的变形例1涉及的tft基板的剖面图。图21示出了沿与x－x’线(参见图4)相同的位置对实施方式1的变形例1涉及的tft基板100a进行切剖而得到的剖面。另外，图22示出了沿与xi－xi’线(参见图5)相同的位置对实施方式1的变形例1涉及的tft基板100a进行切剖而得到的剖面。

变形例1涉及的tft基板100a中，nmos晶体管ntr及pmos晶体管ptr分别成为顶栅型。例如，如图21及图22所示，在tft基板100a中，在基材1的一侧的面1a上设置有半导体膜21。另外，在基材1的一侧的面1a上设置有栅极绝缘膜13。栅极绝缘膜13覆盖半导体膜21。另外，在栅极绝缘膜13上设置有第一栅极线gcl－n及第二栅极线gcl－p。在为这种构成的情况下，也可获得与上述实施方式1同样的效果。

另外，本实施方式涉及的tft基板也可具备对像素电极51进行保护的保护膜。图23为示出实施方式1的变形例2涉及的tft基板的剖面图。图23示出沿与xi－xi’线(参见图5)相同的位置对实施方式1的变形例2涉及的tft基板100b进行切剖而得到的剖面。如图23所示，tft基板100b具备在像素电极51上设置的保护膜61。保护膜61为例如抗蚀剂。当为这种构成时，像素电极51被保护膜61覆盖而得以保护。由此，例如，当tft基板100b被搬运时，即使发生外部物体与tft基板100b接触这样的情况，也能够防止外部物体与像素电极51直接接触。因此，能够防止对像素电极51带来损伤。

另外，实施方式1中，对半导体膜21的俯视下的形状为矩形的环状的情况进行了说明。然而，本实施方式中，半导体膜21的环不限于矩形。例如，半导体膜21的俯视下的形状也可以是圆形的环状。在为这种构成的情况下，tft基板100也能够发挥出与半导体膜21的环为矩形的情况相同的效果。

另外，实施方式1中，对于公共电极41由透光性的导电膜构成的情况进行了说明。然而，本实施方式中，公共电极41也可以不是由透光性的导电膜、而是由铝等金属构成。另外，该情况下，也可以不存在第一反射膜43。在公共电极41由金属构成的情况下，公共电极41能够将入射光向像素电极51侧反射。

另外，实施方式1中，对与tft基板100相对的显示层为电泳层160的情况进行了说明。然而，本实施方式中，显示层不限于电泳层160。例如，显示层也可以为液晶层。由此，能够提供可靠性提高了的液晶显示装置。

本实施方式中，也可以在像素电极51上设置有光学片材(未图示)。例如，在显示层为液晶层的情况下，也可以在像素电极51与液晶层之间设置取向膜作为光学片材。由此，能够使在液晶层中包含的液晶分子沿一定方向排列。

(实施方式2)

上述实施方式1中，对像素晶体管tr为cmos(互补型mos)构成、具有nmos晶体管ntr及pmos晶体管ptr这两者的情况进行了说明。然而，本实施方式中，像素晶体管tr不限于cmos(互补型mos)构成。像素晶体管tr也可以是仅具有nmos晶体管ntr及pmos晶体管ptr之中的某一者的构成。

图24为示出实施方式2涉及的tft基板的构成例的俯视图。图25为沿xxv－xxv’线对图24所示的俯视图进行切剖而得到的剖面图。在实施方式2涉及的tft基板100c中，像素晶体管tr为nmos晶体管、或pmos晶体管。tft基板100c中，在1个像素上连接有1条栅极线gcl。

如图24所示，半导体膜21的俯视下的形状为例如u字状。即，半导体膜21具有直线状的第一部位211、直线状的第二部位212、和直线状的第三部位213。在第一部位211的一个端部连接有第二部位212，在第一部位211的另一端部连接有第三部位213。第一部位211与第二部位212所成的角度为约90°。第一部位211与第三部位213所成的角度也为约90°。

如图24及图25所示，像素晶体管tr具有第一mos晶体管tr1和第二mos晶体管tr2。在栅极线gcl中，与半导体膜21的第三部位213交叉的部分为第一mos晶体管tr1的栅极。在栅极线gcl中，与半导体膜21的第二部位212交叉的部分为第二mos晶体管tr2的栅极。第一mos晶体管tr1与第二mos晶体管tr2串联连接。

与实施方式1涉及的tft基板100同样地，实施方式2涉及的tft基板100c也具备基材1、在基材1的一侧的面1a侧设置的像素电极51、在基材1与像素电极51之间设置的像素晶体管tr、和在像素晶体管tr与像素电极51之间设置的第一反射膜43。第一反射膜43具有贯通孔43h。像素晶体管tr的漏极31d通过贯通孔43h而与像素电极51连接。

由此，第一反射膜43能够将从像素电极51侧入射的光向像素电极51侧反射。因此，具备tft基板100c的显示装置能够提高显示的亮度。另外，由于像素晶体管tr通过第一反射膜43而被遮光，因此，在像素晶体管tr中能够抑制光电转换。因此，tft基板100c能够减小像素晶体管tr发生误动作的可能性。由此，本实施方式能够提供构成为可提高可靠性的ttf基板100c。

另外，实施方式2涉及的tft基板100c具备俯视下的形状为u字状的半导体膜21。各像素px中，1条栅极线gcl在2个位置与半导体膜21交叉。由此，tft基板100c能够具有串联连接的2个mos晶体管tr1、tr2作为像素晶体管tr。

(实施方式3)

图26为示出实施方式3涉及的tft基板的构成例的俯视图。图27为示出实施方式3涉及的公共电极的构成例的俯视图。如图26所示，实施方式3涉及的tft基板100d具有俯视下的形状为u字状的半导体膜21。与实施方式2涉及的tft基板100c相比，tft基板100d被高精细化，像素尺寸(即，像素电极51的面积)小。例如，半导体膜21中在俯视下与像素电极51重合的部分的面积成为像素电极51的面积的约1/2。像这样，通过将半导体膜21中在俯视下与像素电极51重合的部分的面积设置为像素电极51的面积的50％以上且60％以下，与实施方式2涉及的tft基板100c相比，tft基板100d被高精细化。

与实施方式2涉及的tft基板100c同样地，对于实施方式3涉及的tft基板100d而言，在各像素px中，1条栅极线gcl也在2个部位与半导体膜21交叉。由此，tft基板100d能够具有串联连接的2个mos晶体管tr1、tr2作为像素晶体管tr。

另外，如图27所示，未在tft基板100d所具备的公共电极41中设置贯通孔41h1(参见图8)。在公共电极41中设置的贯通孔仅为用于将像素电极51和漏极31d连接的贯通孔41h2。由此，在实现tft基板100d的高精细化的同时，在各像素px中，确保了第一保持电容c1及第二保持电容c2(参见图2)的电容值。

以上，对本发明的优选的实施方式进行了说明，但本发明不限于这种实施方式。实施方式中公开的内容不过为一例，在不脱离本发明的主旨的范围内能够进行各种变更。对于在不脱离本发明的主旨的范围内所进行的适当变更，当然也属于本发明的技术范围内。