一种光波导及其制造方法与流程

本发明涉及集成光学技术领域，具体涉及一种光波导及其制造方法。

背景技术：

介质波导是集成光学系统及其元件的基本结构单元。介质波导主要起限制、传输、耦合光波的作用。介质波导按截面形状可分圆柱波导(光纤)、薄膜（平面）波导、矩形（条形）波导和脊形波导四大类。集成光学中常用的是薄膜波导和矩形波导。用于形成光波导的材料种类很多，氮化硅就是目前常用的一种制作光波导材料。

目前，氮化硅薄膜生长制备方法主要有pecvd（等离子体增强化学的气相沉积法）和lpcvd（低压化学气相沉积）等。采用pecvd方法制备的氮化硅薄膜应力低，能够制备较厚的薄膜，但由于生长温度较低，杂质含量较高。而用lpcvd制备的薄膜通常均匀性更好，但薄膜的残余应力很高，当厚度超过300纳米时，会出现龟裂脱落现象。

现有生产工艺中，通常采用干法刻蚀工艺在二氧化硅下包层中一次或两次开槽形成图案化衬底，然后采用直接单次沉积或者多次沉积在槽中填充氮化硅的方式获得厚膜氮化硅光波导。但是采用一次开槽后沉积氮化硅薄膜的方法一般要求槽的宽度低于0.9微米；而采用两次开槽后沉积氮化硅薄膜的方式一方面需要合适的衬底的图案密度和形状，另一方面需要在衬底的正反两面沉积、刻蚀氮化硅薄膜。

技术实现要素：

为了克服现有技术中在二氧化硅上直接挖槽，对槽的宽度有要求，当槽的宽度较宽时无法获得较厚的氮化硅光波导的技术问题，进而提供一种光波导的制造方法，可以制造较宽的且厚度超过300纳米的光波导。

为了克服现有技术中在二氧化硅下包层一次挖槽方法中，对槽的宽度有要求，当槽的宽度较宽时无法获得较厚的氮化硅光波导的技术问题，进而提供一种光波导的制造方法，可以制造较宽的且厚度超过300纳米的光波导。本发明提供一种光波导的制造方法，包括：

(a)在半导体衬底上形成包覆层；

(b)刻蚀所述包覆层，形成芯层槽；

(c)依次沉积芯层和牺牲层；

(d)进行表面平坦化；

(e)去除牺牲层；

(f)重复步骤(c)至(e)，直至芯层槽被芯层填满；

(g)进行表现平坦化，得到波导芯。

进一步地，所述芯层槽宽度为800纳米至1500纳米，并包含800纳米和1500纳米在内

进一步地，所述芯层槽深度为400纳米至1000纳米，并包含400纳米和1000纳米在内。

进一步地，沉积芯层采用低压化学气相沉积工艺。

进一步地，所述芯层材料包括氮化硅。

进一步地，沉积芯层的厚度为100纳米至300纳米之间，并包含100纳米及300纳米在内。

进一步地，所述牺牲层材料包括非晶硅，多晶硅。

进一步地，沉积牺牲层的厚度为的厚度为1200纳米至500纳米之间，并包含1200纳米及500纳米在内。

进一步地，去除牺牲层采用湿法化学腐蚀工艺。

本发明还提供一种光波导，包括：

半导体衬底；

包裹层，位于所述半导体衬底上，所述包裹层刻蚀有芯层槽；

芯层，填充满所述芯层槽。

进一步地，所述芯层槽宽度为800纳米至1500纳米，并包含800纳米和1500纳米在内

进一步地，所述芯层厚度为400纳米至1000纳米，并包含400纳米和1000纳米在内。

本发明相对于现有技术，具有以下有益效果：

（1）采用多次填充芯层槽的方法，每次填充的芯层的厚度不超过300纳米，因此填充过程中芯层不会发生龟裂脱落的问题，使得最终得到光波导的宽度较宽，且厚度超过300纳米；

（2）在多次填充芯层槽的工艺的过程中，牺牲层填充在芯层槽之后，以保证芯层槽内在表面平坦化时无杂质落入。

附图说明

图1是本发明实施例一种光波导的制造方法流程示意图；

图2(1)至图2(12)为本发明实施例提供的一种光波导的制造方法制程对应的剖面结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

本实施方式中一种光波导的制造方法，包括：

(a)在半导体衬底上形成包覆层；

(b)刻蚀所述包覆层，形成芯层槽；

(c)依次沉积芯层和牺牲层；

(d)进行表面平坦化；

(e)去除牺牲层；

(f)重复步骤(c)至(e)，直至芯层槽被芯层填满；

(g)进行表现平坦化，得到波导芯。

在本实施方式中，沉积包括以下方法之一：物理气相沉积(pvd)，溅射，蒸发，电子束蒸发，分子束外延，脉冲激光沉积，火焰水解沉积(fhd)，较优选的是化学气相沉积，它包括常压化学气相沉积(apcvd)，低压化学气相沉积(lpcvd)以及等离子体增强化学气相沉积(pecvd)。

在本实施方式中半导体衬底为硅衬底，在其他实施方式中，可以为石英或多组分玻璃。包覆层材料可以从以下材料中选出：二氧化硅，氟化镁，金刚石型玻璃，聚合物（丙烯酸酯，聚酰亚胺），氧氮化硅或者硼掺杂或氟掺杂的二氧化硅。在本实施方式中包覆层材料为二氧化硅。

在上述方案的基础上，进一步地，所述芯层槽宽度为800纳米至1500纳米，并包含800纳米和1500纳米在内。

在上述方案的基础上，进一步地，所述芯层槽深度为400纳米至1000纳米，并包含400纳米和1000纳米在内。

在本实施方式中，芯层槽的宽度较宽，当采用传统工艺直接在芯层槽中填充氮化硅时，由于应力原因厚度超过300纳米时会出现龟裂脱落问题，而本实施方式采用多次填充的方法，每次填充的厚度不超过300纳米，不会出现龟裂脱落，最后得到的光波导厚度在400纳米至1000纳米。

在本实施方式中，芯层槽的宽度较宽时（>1微米），当采用传统工艺直接在芯层槽中填充氮化硅时，一方面由于应力原因厚度超过300纳米时可能会出现龟裂脱落问题，另一方面直接多次填充在氮化硅芯层可能出现空洞；而本实施方式采用多次填充氮化硅薄膜和牺牲层的方法，每次填充的厚度不超过300纳米，不会出现龟裂脱落，最后得到的光波导厚度在400纳米至1000纳米。

在上述方案的基础上，进一步地，沉积芯层采用低压化学气相沉积工艺。

在上述方案的基础上，进一步地，所述芯层材料包括氮化硅。在其他实施方式中，芯层材料还可以是氮氧化硅。

在上述方案的基础上，进一步地，所述牺牲层材料包括非晶硅，多晶硅。在本实施方式中，牺牲层材料为非晶硅，在其他实施方式中，牺牲层材料还可以是多晶硅。

在上述方案的基础上，进一步地，沉积芯层的厚度为100纳米至300纳米之间，并包含100纳米及300纳米在内。

在本实施方式中，每次填充的厚度小于300纳米，因此不会发生龟裂脱落。

在上述方案的基础上，进一步地，沉积牺牲层的厚度为的厚度为1200纳米至500纳米之间，并包含1200纳米及500纳米在内。

在本实施方式中，牺牲层覆盖在芯层上，以保证凹形芯层槽内在表面平坦化时无杂质落入。

在本实施方式中，重复步骤(c)至(e)时，随着凹形芯层槽逐渐被填充，待填充的空间逐渐减小，牺牲层沉积的厚度逐次减小。

在上述方案的基础上，进一步地，去除牺牲层采用湿法化学腐蚀工艺。

在本实施方式中，采用四甲基氢氧化铵溶液进行湿法化学腐蚀。

本申请还提供一种光波导，包括：

半导体衬底；

包裹层，位于所述半导体衬底上，所述包裹层刻蚀有芯层槽；

芯层，填充满所述芯层槽。

在上述方案的基础上，进一步地，所述芯层槽宽度为800纳米至1500纳米，并包含800纳米和1500纳米在内。

在上述方案的基础上，进一步地，所述芯层厚度为400纳米至1000纳米，并包含400纳米和1000纳米在内。

下面通过实施例对该申请的技术方案进行详细说明。

实施例1：

一种光波导的制造方法流程图如图1所示。

s101、在半导体衬底上形成包覆层。

如图2（1）所示，本领域技术人员可以采用热氧、lpcvd、pecvd等沉积工艺在半导体衬底200上形成包覆层201。

其中，半导体衬底200为8寸硅衬底，包覆层201为二氧化硅层，厚度为2微米至15微米之间，并包含2微米及15微米在内。

s102、刻蚀所述包覆层，形成芯层槽。

如图2（2）所示，依次通过涂胶、曝光、显影、刻蚀、干法去胶工艺，上述工艺为本领域的通用工艺，刻蚀包覆层201，形成芯层槽202。

在其他实施方式中，还可以在包覆层201上生长一层硬掩膜层，硬掩膜层材料可以为非晶硅。在硬掩膜层上涂覆光刻胶，然后依次通过曝光、显影、分步刻蚀硬掩膜层和包覆层201，最后通过去胶、去掩膜层形成芯层槽202。

在进行刻蚀后，芯层槽202的侧壁会存在竖直方向的条纹，如果不进行处理，在光波导形成过程中，会在波导侧壁形成竖直方向的条纹，增加光波导内传输光的散射损耗，进而导致光波导的传输损耗的增加。为了降低芯层槽侧壁的表面粗糙度，可以采用热氧化处理工艺处理芯层槽的侧壁。

s103、依次沉积芯层和牺牲层。

如图2（3）和图2（4）所示，本领域技术人员可以采用热氧、lpcvd、pecvd等沉积工艺在包覆层201上形成上述芯层203以及牺牲层204。

其中，芯层203为氮化硅层，厚度为250纳米；牺牲层204为非晶硅层，厚度为1200纳米。

s104、进行表面平坦化。

如图2（5）所示，通过化学机械平坦化工艺，磨去包覆层201上多余的氮化硅和非晶硅，使包覆层201，芯层203和牺牲层204的顶面齐平。

s105、去除牺牲层。

如图2（6）所示，利用湿法化学腐蚀去除牺牲层204。

湿法腐蚀方法采用的湿法腐蚀溶液可以根据硅和二氧化硅的选择比来选择。具体地，采用稀释的tmah溶液湿法腐蚀。选择的湿法腐蚀溶液对非晶硅的腐蚀速率大于对二氧化硅、氮化硅的腐蚀速率，从而实现在去除残留的牺牲层204的同时，不会去除掉或者仅去除很少量的包覆层201和芯层203。

s106、重复s103至s105，直至芯层槽被芯层填满。

在本实施例中，逐次降低牺牲层厚度。第一次沉积氮化硅薄膜时沉积牺牲层可为800nm，第二次沉积氮化硅薄膜时沉积牺牲层最厚可为500nm。

如图2（7）至图2（11）所示，重复s103至s105，多次通过沉积芯层203、牺牲层204，表面平坦化，选择性腐蚀去除牺牲层204的方法，最终使得芯层203填充满芯层槽202。

在本实施例中，为了去除芯层氮化硅中的氢键，每次去除牺牲层后可以在氮气或氩气氛围中进行高温退火处理。在其他实施例中也可以采用芯层203填充满芯层槽202后再在氮气或氩气氛围中进行高温退火处理。

s107、进行表现平坦化，得到波导芯。

如图2（12）所示，通过化学机械平坦化工艺，磨去包覆层201上多余的氮化硅，使包覆层201和芯层203的顶面齐平，最终得到宽度为1200nm，厚度为700nm的光波导。

上面的实施例仅仅是对本发明的优选实施方式进行描述，并非对本发明的构思和范围进行限定。在不脱离本发明设计构思的前提下，本领域普通人员对本发明的技术方案做出的各种变型和改进，均应落入到本发明的保护范围，本发明请求保护的技术内容，已经全部记载在权利要求书中。