光学邻近效应修正中散射条的嵌入方法与流程

1.本申请涉及集成电路设计领域，具体涉及一种光学邻近效应修正中散射条的嵌入方法。


背景技术：

2.集成电路制造技术是一个复杂的工艺，技术更新很快。表征集成电路制造技术的一个关键参数为最小特征尺寸，即关键尺寸(critical dimension，cd)，随着关键尺寸的缩小，甚至缩小至纳米级，而正是由于关键尺寸的减小才使得每个芯片上设置百万个器件成为可能。
3.光刻技术是集成电路制造工艺发展的驱动力，也是最为复杂的技术之一。相对与其它单个制造技术来说，光刻技术的提高对集成电路的发展具有重要意义。在光刻工艺开始之前，首先需要将图案通过特定设备复制到掩膜版上，然后通过光刻设备产生特定波长的光将掩膜版上的图案结构复制到生产芯片的硅片上。但是由于半导体器件尺寸的缩小，在将图案转移到硅片的过程中会发生失真现象，如果不消除这种失真现象会导致整个制造技术的失败。因此，为了解决所述问题可以对所述掩膜版进行光学邻近效应修正(optical proximity correction,opc)，所述opc方法即为对所述光刻掩膜版进行光刻前预处理，进行预先修改，使得修改补偿的量正好能够补偿曝光系统造成的光学邻近效应。
4.在opc过程中为了增加图案的对比度，通常在掩膜版上形成目标图案以及散射条(scattering bar，sbar)，其中所述sbar是对目标图案产生光学邻近效应的周围图形，在曝光后并不形成于所述晶圆上，所述sbar例如选用各种长条、方框等。但是实际操作中很容易将所述sbar形成于所述晶圆上，造成器件失效，引起产品良率降低。


技术实现要素：

5.本申请至少在一定程度上解决相关技术中的上述技术问题。为此，本申请提出一种光学邻近效应修正中散射条的嵌入方法，以解决上述至少一个技术问题。
6.为了实现上述目的，本申请第一方面提供了一种光学邻近效应修正中散射条的嵌入方法，包括以下步骤：
7.获取集成电路上主图形的数据；
8.根据所述数据依次插入虚拟图形以及散射条；
9.根据所述散射条的长度和宽度筛选出产生多余图形的散射条；
10.将筛选出的所述散射条截断成若干散射条段；
11.执行光学邻近效应修正的步骤。
12.与现有技术相比，通过将产生多余图形的散射条进行截断，大大降低了多余图形的曝出率，同时还提高了主图形的分辨率，提高了产品的良率。
附图说明
13.通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本申请的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
14.图1示出了本发明实施例中布图方法的流程图；
15.图2示出了本发明实施例中插入散射条后的结构示意图；
16.图3示出了对图2中的散射条进行截断后的结构示意图。
具体实施方式
17.以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
18.在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
19.在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
20.请参考图1至图3，本发明提供一种光学邻近效应修正中散射条的嵌入方法，其中，本发明实施例中的方法主要应用在全耗尽绝缘体上硅器件(简称：fdsoi)，具体包括以下步骤：
21.首先获取集成电路上主图形10(main pattern)的数据；具体地，读入初始gds(graphic data stream，简称图形数据流)文件中所有层次版图原始设计数据和主图形的具体所在位置。需要说明的是，本实施例以主图形10是gds格式的文件为例进行说明，但是本实施例并不因此为限，主图形10还可以是cad格式的文件。
22.通常采用的是eda软件，如mentor的版图处理工具calibre等；具体地，可以根据要求自动识别各个工艺层次的数据和特定器件(例如sram、flash、i/o等器件)的标示，可以计算特定区域的长、宽、面积等信息以及完成对特定区域的中心位置和过渡区域的指定，所述特定区域可以是客户标识的区域。
23.上述gds文件是以二进制形式存储集成电路版图布局的数据流文件，gds文件包括层次结构，层次结构包括顶层单元以及非顶层单元，顶层单元和非顶层单元中还包括图形层和标签，其中图形层可以是半导体器件中的有源区、硅栅、金属层、通孔等，而标签是一种文本数据，通过标签来标识端口名称，一个端口就是一个单元用于和别的单元相连接的金属。
24.接着，继续参照图2，根据所述数据依次插入虚拟图形(dummy pattern)以及散射条11(sbar)；具体地，根据主图形10的位置信息，确定最小的设计单元，从而得出需要添加
的虚拟图形和散射条11的大小和位置。
25.在不影响电路的情况下，优先插入虚拟图形，如果影响电路功能则可以插入散射条11，插入的虚拟图形和散射条11主要是用于保证主图形区域的边缘区域和中心位置以及过渡区域有着不一样的光强，且所述虚拟图形和散射条11不在晶片上形成有效图形，而且最终可以在晶片上有较高的图形一致性，同时又不影响电路本身的设计性能。
26.接着，继续参照图3，根据所述散射条11的长度和宽度筛选出产生多余图形的散射条11；作为将要截断的散射条11，然后将筛选出的所述散射条11截断成若干散射条段110；具体地，利用eda软件筛选出容易曝出多余图形的散射条11，将筛选出来的散射条11作为接下来需要截断的散射条11。
27.需要说明的，利用eda筛选散射条11的条件为：确定所述散射条11的宽度w1小于所述散射条11的宽度预设值w0,且所述散射条11的长度l1不小于2l0+s0,则对散射条11执行截断，其中，光罩厂的制造能力是有限的，所述w0为光罩厂制备散射条11的最小宽度，所述l0为光罩厂制备散射条11的最小长度，所述s0为光罩厂制备相邻两个散射条段110的最小间距。
28.值得一提的是，每个散射条段110的长度可以相等也可以不等，且相邻的两个所述散射条11段之间的间距s1相同。具体地，每个散射条段110的长度l2不小于l0，且小于2l0+s0,相邻的两个所述散射条段110之间的间距s1不小于s0。
29.举例来说，光罩厂能够制备散射条的最小宽度w0为10nm，光罩厂能够制备散射条11的最小长度l0为30nm，光罩厂能够制备相邻两个散射条11段120的最小间距s0为5nm，这样以来，如果获取的散射条11宽度w1为6nm，同时散射条11的长度l1为200nm，则对散射条11进行截成5段，截断后的散射条段110的长度l2可以为36nm，相邻的两个所述散射条段110之间的间距s1为5nm。
30.接着，执行光学邻近效应修正的步骤。具体地，利用现有的opc模型进行opc计算修正。值得一提的是，本实施例使用的光学邻近效应修正的步骤与现有技术相同，因此不再赘述。
31.与现有技术相比，通过将产生多余图形的散射条11进行截断，大大降低了多余图形的曝出率，同时还提高了主图形的分辨率，提高了产品的良率。
32.在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
33.以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。