阵列基板、阵列基板母板以及显示装置的制作方法

1.本文涉及但不限于显示技术领域，尤指一种阵列基板、阵列基板母板以及显示装置。


背景技术：

2.液晶显示装置具有功耗低、无辐射等优点。液晶显示装置通常包括液晶面板，液晶面板包括阵列基板、彩膜基板以及夹设在两者之间的液晶层。


技术实现要素：

3.以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
4.本公开实施例提供一种阵列基板、阵列基板母板及显示装置。
5.一方面，本公开实施例提供一种阵列基板，包括：衬底基板、至少一条第一走线以及至少一条第二走线。衬底基板包括：显示区域和位于显示区域一侧的第一周边区域。第一周边区域至少包括：第一走线区和第一绑定区；第一走线区位于第一绑定区靠近阵列基板边缘的一侧。至少一条第一走线和至少一条第二走线位于第一走线区。第一走线在衬底基板的正投影与第二走线在衬底基板的正投影存在交叠。每条第一走线包括：至少两个子走线。每条第一走线中的两条子走线通过至少一个第一连接电极电连接。第一连接电极采用透明导电材料。
6.在一些示例性实施方式中，所述第一连接电极在所述衬底基板的正投影与所述第二走线在所述衬底基板的正投影没有交叠。
7.在一些示例性实施方式中，所述第二走线采用金属材料，所述第一连接电极在所述衬底基板的正投影位于所述第二走线在所述衬底基板的正投影远离所述第一绑定区的一侧。
8.在一些示例性实施方式中，所述第二走线采用透明导电材料。
9.在一些示例性实施方式中，所述第一走线包括：第一子走线和第二子走线，所述第一子走线和第二子走线通过两个第一连接电极电连接。所述第一子走线具有第一主体、以及从所述第一主体朝所述第二子走线一侧凸出的第一凸出部和第二凸出部。所述第二子走线具有第二主体、以及从所述第二主体朝所述第一子走线一侧凸出的第三凸出部和第四凸出部。所述第一凸出部和第三凸出部通过一个第一连接电极电连接，所述第二凸出部和第四凸出部通过另一个第一连接电极电连接。所述两个第一连接电极在所述衬底基板的正投影没有交叠。
10.在一些示例性实施方式中，所述第一走线包括：第一子走线、第二子走线和第三子走线，所述第一子走线和第二子走线通过一个第一连接电极电连接，所述第二子走线和第三子走线通过另一个第一连接电极电连接。
11.在一些示例性实施方式中，与不同第一走线连接的多个第一连接电极在第二方向
上对齐排布。
12.在一些示例性实施方式中，所述第一绑定区设置有至少一条第三走线，所述至少一条第一走线与至少一条第三走线通过至少一个第二连接电极电连接；所述第二连接电极采用透明导电材料。
13.在一些示例性实施方式中，所述第二连接电极位于所述第一连接电极远离所述衬底基板的一侧。
14.在一些示例性实施方式中，所述第一绑定区还设置至少一个第一绑定引脚，所述至少一条第三走线通过所述至少一个第一绑定引脚与驱动芯片电连接。
15.在一些示例性实施方式中，所述第一周边区域还包括：位于所述第一绑定区远离所述显示区域一侧的第二绑定区，所述第二绑定区设置有多个第三绑定引脚，所述第二走线延伸至所述第三绑定区与至少一个第三绑定引脚电连接。
16.在一些示例性实施方式中，在垂直于所述阵列基板的方向上，所述阵列基板包括：依次设置在所述衬底基板上的第一导电层、第一绝缘层、半导体层、第一透明导电层、第二导电层、第二绝缘层以及第二透明导电层。所述子走线位于所述第二导电层；所述第一连接电极位于所述第一透明导电层。
17.在一些示例性实施方式中，所述第二走线位于所述第一导电层或所述第二透明导电层。
18.在一些示例性实施方式中，所述第二绝缘层设置有隔离槽，所述隔离槽在所述衬底基板的正投影与所述第一连接电极在所述衬底基板的正投影存在交叠，所述隔离槽在所述衬底基板的正投影与所述第一走线和第二走线在衬底基板的正投影没有交叠。
19.另一方面，本公开实施例提供一种显示装置，包括如上所述的阵列基板。
20.另一方面，本公开实施例提供一种阵列基板母板，包括：多个阵列区以及与多个阵列区一一对应的多个测试电极区。每个阵列区包括：显示区域和位于显示区域一侧的第一周边区域。第一周边区域至少包括第一走线区和第一绑定区，第一走线区位于第一绑定区靠近测试电极区的一侧。至少一个测试电极位于测试电极区。至少一条第一走线以及至少一条第二走线，位于第一走线区。至少一条第二走线与测试电极区的至少一个测试电极电连接，至少一条第二走线从第一走线区延伸至第一绑定区。第一走线在衬底基板的正投影与第二走线在衬底基板的正投影存在交叠。每条第二走线包括：至少两个子走线。每条第二走线中的两个子走线通过至少一个第一连接电极电连接。第一连接电极采用透明导电材料。
21.在一些示例性实施方式中，所述测试电极区设置有规则排布的多个测试电极，所述第一走线区设置有多条第一走线，所述多条第一走线与所述多个测试电极一一对应电连接。
22.在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
23.附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开的技术方案的限制。附图中一个或多个部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。
24.图1为本公开至少一实施例的阵列基板的示意图；
25.图2为本公开至少一实施例的阵列基板的显示区域的局部剖面示意图；
26.图3为图1中区域s1的局部示意图；
27.图4为图3中沿p-p’方向的局部剖面示意图；
28.图5为图3所示的第一绑定区的局部放大示意图；
29.图6为图5中沿q-q’方向的局部剖面示意图；
30.图7为本公开至少一实施例的阵列基板母板的局部示意图；
31.图8为图1中区域s1的另一局部示意图；
32.图9为图8中区域s2的放大示意图；
33.图10为图1中区域s1的另一局部示意图；
34.图11为图10中沿r-r’方向的局部剖面示意图；
35.图12为图1中区域s1的另一局部示意图；
36.图13为图12中沿v-v’方向的局部剖面示意图；
37.图14为图1中区域s1的另一局部示意图；
38.图15为图14中沿u-u’方向的局部剖面示意图；
39.图16为本公开至少一实施例的显示装置的示意图。
具体实施方式
40.下面将结合附图对本公开的实施例进行详细说明。实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为其他形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
41.在附图中，有时为了明确起见，夸大表示了一个或多个构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中一个或多个部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。
42.本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。本公开中的“多个”表示两个及以上的数量。
43.在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述的构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
44.在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以根据情况理解上述术语在本公开中的含义。
45.在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的传输，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有多种功能的元件等。
46.在本说明书中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏电极端子、漏区域或漏电极)与源极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏极、沟道区域以及源极。在本说明书中，沟道区域是指电流主要流过的区域。
47.在本说明书中，第一极可以为漏极、第二极可以为源极，或者第一极可以为源极、第二极可以为漏极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源极”及“漏极”的功能有时互相调换。因此，在本说明书中，“源极”和“漏极”可以互相调换。
48.在本说明书中，“平行”是指两条直线形成的角度为-10
°
以上且10
°
以下的状态，因此，也包括该角度为-5
°
以上且5
°
以下的状态。另外，“垂直”是指两条直线形成的角度为80
°
以上且100
°
以下的状态，因此，也包括85
°
以上且95
°
以下的角度的状态。
49.本公开中的“约”、“大致”，是指不严格限定界限，允许工艺和测量误差范围内的情况。在本公开中，“大致相同”是指数值相差10％以内的情况。
50.随着人们越来越重视通过运动提升自身的身体素质，智能穿戴产品越来越受到人们的欢迎。智能穿戴产品(例如，智能手表、手环等)不仅仅具备传统的时间提示功能，还集成了闹钟、拍照、心率检测、运动数据统计、运动状态检测等功能。随着人们对智能穿戴产品的喜爱，人们不仅仅要求智能穿戴产品具备功能集成特点，还对其外观形状越来越关注。例如，智能手表由圆角设计逐渐采用纯圆设计。然而，纯圆设计的智能穿戴产品的下边框极其收窄，例如下边框的宽度约在2.5毫米(mm)以下。随着下边框收窄，显示面板的测试电极无法放置在显示面板内部，只能放在显示面板外部，如此一来，测试走线需要跨越显示面板的切割线，在切割线位置会暴露出测试走线，由于切割线暴露出的测试走线无法涂胶，在信赖性高温高湿测试(例如，温度为60℃、湿度为90％)时，在切割线位置的测试走线的断口极易被腐蚀，而且水汽会沿着测试走线进入显示面板内部，腐蚀显示面板的内部走线。
51.本公开实施例提供一种阵列基板，包括：衬底基板、至少一条第一走线、以及至少一条第二走线。衬底基板包括显示区域和位于显示区域一侧的第一周边区域。第一周边区域至少包括：第一走线区和第一绑定区。第一走线区位于第一绑定区靠近阵列基板边缘的一侧。至少一条第一走线和至少一条第二走线位于第一走线区。第一走线在衬底基板的正投影与第二走线在衬底基板的正投影存在交叠。每条第一走线包括：至少两个子走线。每条第一走线中的两条子走线通过至少一个第一连接电极电连接。第一连接电极采用透明导电材料。
52.在一些示例中，第一走线配置为传输测试信号的测试走线，第二走线配置为传输接地信号的接地连接线。然而，本实施例对此并不限定。
53.本实施例提供的阵列基板，采用透明导电材料的第一连接电极对第一走线进行跳线设计，形成水汽隔离通道，可以避免水汽沿着第一走线从阵列基板边缘进入阵列基板内部，从而改善信赖性高温高湿测试中存在的走线腐蚀情况。
54.在一些示例性实施方式中，第一连接电极在衬底基板的正投影与第二走线在衬底基板的正投影没有交叠。本示例可以避免第一连接电极和第二走线的正投影存在交叠时，第二走线的走线电流过大导致第一连接电极烧毁的情况。
55.在一些示例性实施方式中，第二走线采用金属材料，第一连接电极在衬底基板的正投影位于第二走线在衬底基板的正投影远离第一绑定区的一侧。例如，第二走线可以位于第一走线靠近衬底基板的一侧。在本示例中，由于第二走线采用金属材料，通过在第二走线靠近阵列基板边缘一侧设置第一连接电极来形成水汽隔离通道，可以避免第二走线被腐蚀，从而改善信赖性高温高湿测试中存在的走线腐蚀情况。
56.在一些示例性实施方式中，第二走线采用透明导电材料。在一些示例中，第二走线的材料可以为氧化铟锡(ito)，由于ito的活性低，在信赖性高温高湿测试中不易发生腐蚀，可以改善信赖性高温高湿测试中存在的走线腐蚀情况。例如，第二走线可以位于第一连接电极和第一走线远离衬底基板的一侧。在本示例中，第一连接电极在衬底基板的正投影可以位于第二走线在衬底基板的正投影远离第一绑定区的一侧，或者，靠近第一绑定区的一侧。然而，本实施例对此并不限定。
57.在一些示例性实施方式中，第一走线可以包括：第一子走线和第二子走线，第一子走线和第二子走线通过两个第一连接电极电连接。第一子走线具有第一主体、以及从第一主体朝第二子走线一侧凸出的第一凸出部和第二凸出部。第二子走线具有第二主体、以及从第二主体朝第一子走线一侧凸出的第三凸出部和第四凸出部。第一凸出部和第三凸出部通过一个第一连接电极电连接，第二凸出部和第四凸出部通过另一个第一连接电极电连接。两个第一连接电极在衬底基板的正投影没有交叠。在本示例中，通过两个第一连接电极在第一走线之间建立两个并列的传输通道，可以降低走线烧毁风险。
58.在一些示例性实施方式中，第一走线可以包括：第一子走线、第二子走线和第三子走线，第一子走线和第二子走线通过一个第一连接电极电连接，第二子走线和第三子走线通过另一个第一连接电极电连接。在本示例中，通过两个第一连接电极可以在第二走线形成两个水汽隔离通道，可以进一步避免水汽沿着第一走线进入阵列基板。
59.在一些示例性实施方式中，与不同第一走线连接的多个第一连接电极在第二方向上对齐排布。在本示例中，多个第一连接电极沿一个方向连续排布，可以形成一个水汽阻挡通道，避免腐蚀走线。
60.在一些示例性实施方式中，第一绑定区设置有至少一条第三走线，至少一条第一走线与至少一条第三走线通过至少一个第二连接电极电连接。第二连接电极采用透明导电材料。在一些示例中，第二连接电极可以位于第一走线和第三走线远离衬底基板的一侧。在本示例中，利用第二连接电极建立第一走线和第三走线的跳线通道，可以进一步隔绝水汽，避免腐蚀阵列基板的内部走线。
61.在一些示例性实施方式中，第一绑定区还设置至少一个第一绑定引脚，至少一条第三走线通过至少一个第一绑定引脚与驱动芯片电连接。在一些示例中，在阵列基板未绑定驱动芯片时，第一走线可以向第三走线传输测试信号，以实现对阵列基板的测试。在阵列基板进行第一走线切割并绑定驱动芯片之后，通过驱动芯片向第三走线传输信号。
62.在一些示例性实施方式中，第一周边区域还包括：位于第一绑定区远离显示区域一侧的第二绑定区。第二绑定区设置有多个第三绑定引脚，第二走线延伸至第三绑定区与
至少一个第三绑定引脚电连接。例如，与第二走线电连接的第三绑定引脚为接地引脚。
63.在一些示例性实施方式中，在垂直于阵列基板的方向上，阵列基板包括：依次设置在衬底基板上的第一导电层、第一绝缘层、半导体层、第一透明导电层、第二导电层、第二绝缘层以及第二透明导电层。子走线位于第二导电层；第一连接电极位于第一透明导电层。在一些示例中，第二走线可以位于第一导电层或第二透明导电层。然而，本实施例对此并不限定。
64.在一些示例性实施方式中，第二绝缘层设置有隔离槽。隔离槽在衬底基板的正投影与第一连接电极在衬底基板的正投影存在交叠，且隔离槽在衬底基板的正投影与第一走线和第二走线在衬底基板的正投影没有交叠。在本示例中，通过在第二绝缘层形成隔离槽，可以更好地隔绝水汽进入阵列基板内部。
65.下面通过一些示例对本实施例的方案进行举例说明。
66.在一些示例性实施方式中，本实施例的阵列基板可以为lcd阵列基板。阵列基板和彩膜基板对盒后在其间填充液晶层可以制成lcd显示面板，通过电场来驱动液晶分子的扭转，使光线选择性通过来呈现不同灰度的图像。驱动液晶分子扭转的电场在像素电极和公共电极之间形成。在一些示例中，像素电极和公共电极可以均设置在阵列基板上，例如，像素电极和公共电极可以同层设置，或者异层设置。然而，本实施例对此并不限定。
67.图1为本公开至少一实施例的阵列基板的示意图。在一些示例性实施方式中，如图1所示，阵列基板包括：显示区域aa、位于显示区域aa一侧的第一周边区域b1、以及位于显示区域aa远离第一周边区域b1一侧的第二周边区域b2。例如，第一周边区域b1沿第二方向y位于显示区域aa的一侧。第一周边区域b1与第二周边区域b2连通并围绕在显示区域aa的周围。在一些示例中，显示区域aa可以为圆形或椭圆形。第一周边区域b1和第二周边区域b2可以形成围绕显示区域aa的圆环或椭圆环。然而，本实施例对此并不限定。例如，显示区域aa可以为矩形或其它形状。
68.在一些示例性实施方式中，显示区域aa设置有多条栅线和多条数据线，多条栅线和多条数据线可以交叉限定出多个子像素区域，每个子像素区域内设置有像素电极、公共电极以及与像素电极连接的像素电路。像素电路可以包括至少一个薄膜晶体管。例如，薄膜晶体管的漏电极可以与像素电极电连接，源电极可以与数据线电连接，栅电极与栅线电连接。通过栅线传输的扫描信号来控制薄膜晶体管的通断，数据线上传输的像素电压通过驱动电路输出至像素电极。公共电极与公共电压线连接。像素电极和公共电极之间形成用于驱动液晶分子偏转的电场，从而实现特定灰阶的显示。
69.图2为本公开至少一实施例的显示区域的局部剖面示意图。在一些示例性实施方式中，如图2所示，在垂直于阵列基板的方向上，显示区域aa可以包括：衬底基板10、依次设置在衬底基板10上的第一导电层、第一绝缘层11、半导体层、第一透明导电层、第二导电层、第二绝缘层12和第二透明导电层。在一些示例中，第一导电层至少包括：像素电路的薄膜晶体管的栅电极141。半导体层至少包括：像素电路的薄膜晶体管的有源层142。第二导电层至少包括：像素电路的薄膜晶体管的源电极143和漏电极144。第一透明导电层至少包括像素电极16，第二透明导电层至少包括公共电极18。像素电极16和像素电路的薄膜晶体管的漏电极144直接接触。公共电极18可以具有多个狭缝。
70.在一些示例性实施方式中，衬底基板10可以为透明基底，例如，石英基底、玻璃基
底或有机树脂基底。第一绝缘层11和第二绝缘层12可以采用硅氧化物(siox)、硅氮化物(sinx)和氮氧化硅(sion)中的任意一种或多种，可以是单层、多层或复合层。第一绝缘层11还称之为栅绝缘(gi，gate insulator)层；第二绝缘层12还称之为钝化层。第一导电层和第二导电层可以采用金属材料，如银(ag)、铜(cu)、铝(al)、钛(ti)和钼(mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(alnd)或钼铌合金(monb)，可以是单层结构，或者多层复合结构，如ti/al/ti等。第一透明导电层和第二透明导电层可以采用透明导电材料，例如，氧化铟锡(ito，indium tin oxide)或氧化铟锌(izo，indium zinc oxide)等材料。半导体层可以采用非晶态氧化铟镓锌材料(a-igzo)、氮氧化锌(znon)、氧化铟锌锡(izto)、非晶硅(a-si)、多晶硅(p-si)、六噻吩、聚噻吩等一种或多种材料，即本公开适用于基于氧化物(oxide)技术、硅技术以及有机物技术制造的晶体管。
71.在一些示例性实施方式中，如图1所示，阵列基板的第一周边区域b1可以关于阵列基板在第一方向x上的中心线o大致对称。第一方向x与第二方向y交叉，例如第一方向x垂直于第二方向y。下面以中心线o左侧的第一周边区域b1为例进行说明。
72.图3为图1中区域s1的局部示意图。在一些示例性实施方式中，如图3所示，第一周边区域b1包括：第一走线区、第一绑定区b11以及第二绑定区b12。第二绑定区b12位于第一绑定区b11远离显示区域aa的一侧。第一走线区位于第一绑定区b11靠近阵列基板边缘e的一侧。第一绑定区b11可以设置驱动芯片，第二绑定区b12可以与柔性线路板(fpc，flexible printed circuit)连接。在一些示例中，驱动芯片可以配置为提供数据信号、以及提供栅驱动电路的控制信号。fpc可以配置为给阵列基板后续组装的显示面板提供模组测试所需的驱动信号、电源信号等。然而，本实施例对此并不限定。
73.在一些示例性实施方式中，如图3所示，第一走线区设置有多条第一走线21(例如，十二条第一走线)。多条第一走线21可以配置为提供测试数据信号、测试开关信号、以及提供给栅驱动电路的测试信号(例如，测试时钟信号、测试起始信号、以及测试电源信号等)。多条第一走线21从阵列基板边缘e沿第一方向x延伸到第一绑定区b11，并在第一绑定区b11通过第二连接电极26与多条第三走线25电连接。例如，多条第一走线21与多条第三走线25可以一一对应电连接。多条第三走线25从第一绑定区b11向显示区域aa一侧延伸。例如，多条第三走线25可以延伸至第二周边区域，并与第二周边区域设置的栅驱动电路电连接。多条第三走线25可以配置为给栅驱动电路提供时钟信号、初始信号以及电源信号等。然而，本实施例对此并不限定。
74.在一些示例性实施方式中，如图3所示，第一走线区还设置有第二走线23。第二走线23在第一走线区沿第二方向y延伸。第二走线23的延伸方向与多条第一走线21的延伸方向交叉。第二走线23在衬底基板的正投影与多条第一走线21在衬底基板的正投影存在交叠。在一些示例中，多条第一走线21同层设置，且第二走线23位于多条第一走线21靠近衬底基板的一侧。
75.在一些示例性实施方式中，如图3所示，在第二方向y上，在第一走线区远离绑定区域b12的一侧设置有第三连接电极24。第三连接电极24位于第一走线区靠近显示区域的一侧。第三连接电极24可以包括：第一子连接电极和第二子连接电极，第一子连接电极与第二子连接电极电连接。第一子连接电极在衬底基板的正投影与第二子连接电极在衬底基板的正投影可以交叠，例如，重合。在一些示例中，第一子连接电极可以位于第一导电层，第二子
连接电极可以位于第二透明导电层。第二绝缘层上开设有第一过孔k1，第一过孔k1内的第一绝缘层和第二绝缘层被去除，第二子连接电极通过第一过孔k1与第一子连接电极电连接。在本示例中，第二走线23的一端连接第一连接电极，另一端穿过多条第一走线21，延伸至第二绑定区b12，与第二绑定区b12的一个第三绑定引脚(例如，接地引脚)电连接。在一些示例中，第二走线23与第一子连接电极可以为一体结构。然而，本实施例对此并不限定。
76.在一些示例性实施方式中，在阵列基板与彩膜基板对盒设置时，可以在阵列基板的第三连接电极24上涂覆导电胶(例如，导电银胶)，以便与彩膜基板电连接。第三连接电极24和第二走线23可以形成静电导出通路，从而起到静电消除作用。
77.图4为图3中沿p-p’方向的局部剖面示意图。在一些示例性实施方式中，以一条第一走线21为例进行说明。如图3和图4所示，一条第一走线21可以包括：第一子走线211和第二子走线212。第一子走线211和第二子走线212可以大致沿第一方向x延伸。在阵列基板的制备过程中，第一子走线211在阵列基板边缘e处被切断。在第一走线区，第一走线21的第一子走线211和第二子走线212通过第一连接电极22电连接。
78.在一些示例性实施方式中，如图4所示，一条第一走线21的第一子走线211和第二子走线212可以位于第二导电层，第一连接电极22可以位于第一透明导电层。第二走线23可以位于第一导电层。在本示例中，第一连接电极22采用透明导电材料(例如，ito)，第一子走线211和第二子走线212采用金属材料，由于透明导电材料的活性低，在信赖性高温高湿测试时不易发生腐蚀，因此，可以通过第一连接电极建立水汽隔离通道，防止水汽通过第一子走线211进入阵列基板内部对第二子走线212进行腐蚀。在本示例中，第一连接电极位于第一透明导电层，可以直接与第二导电层接触从而实现与第一走线电连接，无需打孔工艺；而且，可以避免在涂胶工艺中与位于第二透明导电层的第二子连接电极发生短接。
79.在一些示例性实施方式中，如图3和图4所示，第一连接电极22在衬底基板的正投影与第二走线23在衬底基板的正投影没有交叠。第一连接电极22在衬底基板的正投影位于第二走线23远离第一绑定区b11的一侧。在本示例中，第一连接电极22建立的水汽隔离通道可以避免第二走线23发生腐蚀。而且，第一连接电极22和第二走线23在衬底基板的正投影没有交叠，可以避免第二走线23的电流过大时烧毁第一连接电极22。
80.在一些示例性实施方式中，如图3所示，每条第一走线21连接一个第一连接电极22。多条第一走线21连接的多个第一连接电极22沿第二方向y依次排布，且多个第一连接电极22在第二方向y上对齐。多个第一连接电极22的排布方向与第二方向y大致平行。然而，本实施例对此并不限定。
81.在一些示例性实施方式中，如图3所示，第一连接电极22沿第一方向x的长度可以大于或等于20微米且小于或等于200微米。例如，第一连接电极22的长度可以约为40um至80um，例如，40um或50um。然而，本实施例对此并不限定。在本示例中，由于第一连接电极采用透明导电材料，而透明导电材料的电阻较大，通过限定第一连接电极22的长度可以避免过大电阻导致第一走线烧毁的情况，从而有利于提高阵列基板的检测准确性。在一些示例中，多个第一连接电极22沿第一方向x的长度可以大致相同，或者，部分相同，或者各不相同。然而，本实施例对此并不限定。
82.在一些示例性实施方式中，如图3所示，第一连接电极22在衬底基板的正投影可以为矩形。然而，本实施例对此并不限定。例如，第一连接电极在衬底基板的正投影可以为波
浪形或其它形状。
83.图5为图3所示的第一绑定区的局部放大示意图。图6为图5中沿q-q’方向的局部剖面示意图。
84.在一些示例性实施方式中，如图3和图5所示，第一绑定区b11设置有多个第一绑定引脚31、以及多个第二绑定引脚33。多个第一绑定引脚31沿第一方向x依次排布，多个第二绑定引脚33沿第一方向x依次排布。例如，多个第一绑定引脚31排列为一行，多个第二绑定引脚33排列为一行。多个第二绑定引脚33位于第一绑定引脚31远离显示区域的一侧。在一些示例中，多个第一绑定引脚31位于第二导电层，第三走线25与至少一个第一绑定引脚31电连接。例如，一个第三走线25可以与两个第一绑定引脚31电连接。第三走线25通过第一绑定引脚31可以与驱动芯片电连接。多个第二绑定引脚32可以为双层结构，至少一个第二绑定引脚32可以包括位于第一导电层的第一子引脚和位于第二透明导电层的第二子引脚。第二绑定引脚32可以与驱动芯片电连接。驱动芯片可以通过第一绑定引脚31和第二绑定引脚32提供栅驱动信号(例如，包括：时钟信号、电源信号、起始信号等)。
85.在一些示例性实施方式中，如图3和图5所示，第一走线21的第二子走线212延伸至第一绑定区b11通过第二连接电极26与第三走线25电连接。多条第一走线21和多条第三走线25可以一一对应电连接。例如，第一走线21沿第一方向x延伸，第三走线25可以沿第二方向y向显示区域aa一侧延伸。
86.在一些示例性实施方式中，如图6所示，第一走线21可以位于第二导电层，第三走线25可以位于第一导电层。第二连接电极26可以位于第二透明导电层。第二连接电极26的一端通过第二绝缘层12开设的过孔与第一走线21电连接，另一端通过第二绝缘层12和第一绝缘层11开设的过孔与第三走线25电连接。在本示例中，通过位于第二透明导电层的第二连接电极对第一走线和第三走线进行跳线设计，可以进一步防止水汽入侵。
87.在一些示例性实施方式中，如图3所示，第二绑定区b12设置有多个第三绑定引脚33。多个第三绑定引脚33沿第一方向x依次排布，例如，多个第三绑定引脚33排列为一行。第二走线23可以延伸至第二绑定区b12，与其中一个第三绑定引脚33(例如，接地引脚)电连接，以实现接地。至少一个第三绑定引脚33可以为双层结构，例如，至少一个第三绑定引脚可以包括位于第一导电层的第三子引脚和位于第二透明导电层的第四子引脚，第三子引脚与第四子引脚电连接，第三子引脚在衬底基板的正投影与第四子引脚在衬底基板的正投影存在交叠。第三绑定引脚33可以与fpc电连接。
88.图7为本公开至少一实施例的阵列基板母板的局部示意图。在一些示例性实施方式中，在阵列基板的制备过程中，先形成阵列基板母板，然后通过对阵列基板母板进行切割得到多个阵列基板。在一些示例中，阵列基板母板包括：多个阵列区以及与多个阵列区一一对应的多个测试电极区c1。阵列区可以包括：显示区域和位于显示区域一侧的第一周边区域，第一周边区域至少包括第一走线区和第一绑定区，第一走线区位于第一绑定区b11靠近测试电极区c1的一侧。在完成阵列基板母板的制备之后，利用测试电极区对阵列区的电路进行测试，在测试完成之后，可以按照切割线ct将测试电极区c1切除，从而得到阵列基板。在一些示例中，可以利用测试电极区对阵列基板进行电学和光学测试，例如，检测纯色画面是否存在显示不良。然而，本实施例对此并不限定。
89.在一些示例性实施方式中，如图7所示，测试电极区c1设置有多个测试电极30。多
个测试电极30可以规则排布。然而，本实施例对此并不限定。
90.在一些示例性实施方式中，如图7所示，多个测试电极30与多条第一走线21一一对应连接。多条第一走线21可以从阵列区的第一走线区延伸至测试电极区c1与测试电极30电连接。在一些示例中，测试电极30可以为双层结构。例如，测试电极30可以包括位于第二导电层的第一子测试电极和位于第二透明导电层的第二子测试电极。第一子测试电极和第二子测试电极可以通过第二绝缘层开设的第二过孔k2电连接。第一子测试电极和第二子测试电极在衬底基板的正投影可以存在交叠，例如重合。然而，本实施例对此并不限定。
91.关于本实施例的阵列基板母板的阵列区的相关说明可以参照前述阵列基板的描述，故于此不再赘述。
92.图8为图1中区域s1的另一局部示意图。图9为图8中区域s2的放大示意图。图8省略示意第一绑定区。
93.在一些示例性实施方式中，如图8所示，第一周边区域的第一走线区设置有第二走线23以及多条第一走线21(例如，十条第一走线)。至少一条第一走线21可以包括：第一子走线211和第二子走线212。第一子走线211可以通过两个第一连接电极与第二子走线212电连接。第一连接电极在衬底基板的正投影与第二走线23在衬底基板的正投影没有交叠，且位于第二走线23远离第一绑定区b11的一侧，即位于第二走线23靠近阵列基板边缘e的一侧。
94.在一些示例性实施方式中，如图9所示，第一子走线211包括第一主体211c、从第一主体211c朝第二子走线212凸出的第一凸出部211a和第二凸出部211b。第一凸出部211a和第二凸出部211b没有连接，即第一凸出部211a和第二凸出部211b之间存在凹陷部。第二子走线212包括第二主体212c、从第二主体212c朝第一子走线211凸出的第三凸出部212a和第四凸出部212b。第三凸出部212a和第四凸出部212b没有连接，即第三凸出部212a和第四凸出部212b之间存在凹陷部。第一连接电极22a连接第一凸出部211a和第三凸出部212a，第一连接电极22b连接第二凸出部211b和第四凸出部212b。在一些示例中，第一连接电极22a在衬底基板的正投影与第一凸出部211a和第三凸出部212a在衬底基板的正投影存在交叠，第一连接电极22b在衬底基板的正投影与第二凸出部211b和第四凸出部212b在衬底基板的正投影存在交叠。然而，本实施例对此并不限定。在本示例中，利用两个第一连接电极在一条第一走线建立两个并列的传输通道，可以降低第一连接电极的烧毁风险。
95.在一些示例性实施方式中，如图8所示，多条第一走线中可以设置部分第一走线(例如，七条第一走线)为双传输通道设计，其余第一走线(例如，三条第一走线)为单传输通道设计。例如，针对传输大电流信号(例如，时钟信号、高电位信号等)的第一走线可以设置双传输通道设计，以降低第一连接电极的烧毁风险。然而，本实施例对此并不限定。
96.在一些示例性实施方式中，如图8所示，第一走线21可以位于第二导电层，第一连接电极可以位于第一透明导电层，第二走线23可以位于第一导电层。关于本实施例的阵列基板的其余结构可以参照前述实施例的说明，故于此不再赘述。
97.图10为图1中区域s1的另一局部示意图。图11为图10中沿r-r’方向的局部剖面示意图。图10中省略示意第一绑定区。
98.在一些示例性实施方式中，如图10和图11所示，第二走线23可以位于第二透明导电层。第一连接电极22a在衬底基板的正投影位于第二走线23靠近第一绑定区的一侧。在本示例中，第二走线23位于第二透明导电层，可以防止第二走线23传输静电时，电流过大造成
第一走线烧毁的情况。而且，由于第二透明导电层采用透明导电材料，透明导电材料的活性小，在信赖性高温高湿测试时不易发生腐蚀，即使将第一连接电极设置在第二走线23靠近第一绑定区的一侧，仍可以避免水汽进入内部走线。在另一些示例性实施方式中，第一连接电极在衬底基板的正投影可以位于第二走线23在衬底基板的正投影靠近第一绑定区的一侧。
99.关于本实施例的阵列基板的其余结构可以参照前述实施例的说明，故于此不再赘述。
100.图12为图1中区域s1的另一局部示意图。图13为图12中沿v-v’方向的局部剖面示意图。图12中省略示意第一绑定区。
101.在一些示例性实施方式中，如图12和图13所示，第一走线21可以包括：第一子走线211、第二子走线212和第三子走线213。第一子走线211和第二子走线212之间通过第一连接电极22a电连接，第二子走线212和第三子走线213之间通过第一连接电极22b电连接。第一连接电极22a和22b在衬底基板的正投影与第二走线23在衬底基板的正投影没有交叠，且位于第二走线23靠近阵列基板边缘e的一侧。在本示例中，第二走线23可以位于第一导电层。第一走线21可以位于第二导电层，第一连接电极22a和22b可以位于第一透明导电层。
102.在一些示例性实施方式中，如图12所示，多个第一连接电极22a沿第二方向y依次排布，且在第一方向x上可以没有错位，从而形成第一水汽阻挡通道。多个第一连接电极22b沿第二方向y依次排布，且在第一方向x上可以没有错位，从而形成第二水汽阻挡通道。在第一水汽阻挡通道和第二水汽阻挡通道之间的第二子走线212可以作为一个腐蚀地带，从而更好地隔绝水汽进入内部走线。
103.在另一些示例中，第二走线23可以位于第二透明导电层，则第一水汽阻挡通道和第二水汽阻挡通道可以在第一方向x上位于第二走线23的相对两侧，或者，可以位于第二走线23靠近第一绑定区的一侧。然而，本实施例对此并不限定。
104.关于本实施例的阵列基板的其余结构可以参照前述实施例的说明，故于此不再赘述。
105.图14为图1中区域s1的另一局部示意图。图15为图14中沿u-u’方向的局部剖面示意图。图14中省略示意第一绑定区。
106.在一些示例性实施方式中，如图14和图15所示，第二绝缘层12设置有隔离槽op。隔离槽op在衬底基板的正投影与第一连接电极22在衬底基板的正投影存在交叠。隔离槽op可以暴露出第一连接电极22的至少部分。隔离槽op在衬底基板的正投影与第二走线23和第一走线21在衬底基板的正投影没有交叠。在一些示例中，隔离槽op可以围绕阵列基板的边缘形成。在本示例中，通过在第一连接电极22的位置形成隔离槽op，可以利用隔离槽op形成隔离带，将第一子走线211限制在隔离带一侧，从而更好地隔绝水汽的进入。
107.在一些示例中，隔离槽op的宽度可以小于未被第二导电层覆盖的第一连接电极22沿第一方向x的长度。
108.关于本实施例的阵列基板的其余结构可以参照前述实施例的说明，故于此不再赘述。
109.本实施例还提供一种阵列基板母板，包括：多个阵列区以及与多个阵列区一一对应的多个测试电极区。每个阵列区包括：显示区域和位于显示区域一侧的第一周边区域。第
一周边区域至少包括第一走线区和第一绑定区，第一走线区位于第一绑定区靠近测试电极区的一侧。至少一个测试电极位于测试电极区。至少一条第一走线以及至少一条第二走线，位于第一走线区。至少一条第一走线与测试电极区的至少一个测试电极电连接，至少一条第一走线从第一走线区延伸至第一绑定区。第一走线在衬底基板的正投影与第二走线在衬底基板的正投影存在交叠。每条第一走线包括：至少两个子走线。每条第一走线中的两个子走线通过至少一个第一连接电极电连接。第一连接电极采用透明导电材料。
110.在一些示例性实施方式中，测试电极区设置有规则排布的多个测试电极，第一走线区设置有多条第一走线，多条第一走线与多个测试电极一一对应电连接。
111.关于本实施例的阵列基板母板的相关说明可以参照前述实施例的说明，故于此不再赘述。
112.本公开实施例还提供一种显示装置，包括如上所述的阵列基板。
113.图16为本公开至少一实施例的显示装置的结构示意图。在一些示例性实施方式中，如图16所示，显示装置可以包括：相对设置的阵列基板61和彩膜基板62、以及在阵列基板61和彩膜基板62之间填充的液晶层63。在一些示例中，本实施例的显示装置可以为边缘场切换开关(ffs，fringe field switching)型或高级超维场开关(ad-sds，advanced-super dimension switching)型lcd显示面板，其中，像素电极和公共电极均设置在阵列基板上且异层设置。阵列基板61的结构可以参照上述实施例的阵列基板的结构，故于此不再赘述。彩膜基板62可以包括衬底基板、设置在衬底基板上的彩膜层、以及设置在彩膜层远离衬底基板一侧的配向层。彩膜层可以包括多个不同颜色的彩膜单元和位于彩膜单元之间的黑矩阵。然而，本实施例对此并不限定。
114.在一些示例中，显示装置可以为lcd显示面板、oled显示面板、mini-led显示面板、micro-led显示面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪、车载显示器、手表、手环等任何具有显示功能的产品或部件。然而，本实施例对此并不限定。
115.本公开中的附图只涉及本公开涉及到的结构，其他结构可参考通常设计。在不冲突的情况下，本公开的实施例即实施例中的特征可以相互组合以得到新的实施例。
116.本领域的普通技术人员应当理解，可以对本公开的技术方案进行修改或者等同替换，而不脱离本公开技术方案的精神和范围，均应涵盖在本公开的权利要求的范围当中。