一种用于电化学沉积电致变色功能层的电极的制作方法

1.本实用新型涉及电致变色技术领域，尤其涉及一种用于电化学沉积电致变色功能层的电极。


背景技术：

2.电致变色器件是一种能够在变化的电场下产生颜色可逆改变的器件，目前被广泛应用于建筑装饰、电子器件以及智能穿戴设备等领域。电致变色功能层由电致变色材料制成，电致变色材料分为阴极变色材料和阳极变色材料，阴极电致变色材料包括wo、moo、vo、nbo等，阳极电致变色材料包括nio、iro、rho、tio2等。电化学站能够利用三电极体系进行镀膜，其包括工作电极、参比电极以及对电极，其中参比电极和工作电极构成测试回路，体系可当成断路，工作电极和对电极构成另外的回路，是构成电解槽的回路。在本技术中，对电极和工作电极均为平板状，且对电极和工作电极之间相互平行设置并部分外露于电解液。在利用电化学方法沉积阴极材料时，在电解液和待镀片的界面处会出现沉积不均的现象，导致成膜质量差。


技术实现要素：

3.本实用新型意在提供一种用于电化学沉积电致变色功能层的电极，其具有电解液和待镀片的界面处沉积均匀，成膜质量好的特点。
4.为达到上述目的，本实用新型的基本方案如下：
5.一种用于电化学沉积电致变色功能层的电极，包括工作电极和对电极，所述工作电极与所述对电极平行设置，所述工作电极靠近所述对电极的表面上设置有第一导电介质，所述第一导电介质与所述工作电极电性连接，且所述第一导电介质的导电率大于所述工作电极的导电率，
6.所述第一导电介质包括第一导电条，所述第一导电条的两端分别延伸至所述工作电极相对的两条边缘上，且所述第一导电条将所述工作电极的侧面划分为镀膜区域和外露区域，其中所述镀膜区域用于浸没于电解液内，所述外露区域外露于电解液，
7.所述对电极靠近所述工作电极的表面上设置有若干间隔设置的导电区域，所述导电区域均设置为与所述镀膜区域对应的位置上，且每一所述导电区域的长度方向沿所述第一导电条的长度方向延伸，每一所述导电区域内均设置有第二导电介质，每一所述第二导电介质分别与所述工作电极形成回路，且所述第二导电介质的导电率大于所述对电极的导电率。
8.进一步地，所述第一导电介质包括第二导电条、第三导电条和两条第四导电条，其中所述第二导电条设置于所述镀膜区域远离所述第一导电条的边缘上并沿该边缘延伸，所述第三导电条设置于外露区域远离所述第一导电条的边缘上并沿该边缘延伸，两条所述第四导电条分别设置于所述第一导电条的两端并沿所述工作电极的边缘延伸，所述第一导电条的两端分别与其中一条所述第四导电条相连，所述第二导电条的两端分别与其中一条所
述第四导电条的一端相连，所述第三导电条的两端分别与其中一条所述第四导电条的一端相连。
9.进一步地，所述第一导电介质均设置为导电铜条。
10.进一步地，所述第一导电介质的宽度设置为1mm，厚度设置为0.06mm。
11.进一步地，所述第二导电介质设置为铜条、碳布、铂丝或者涂覆有氧化铁粉末的导电胶条中的一种或多种的组合。
12.进一步地，各个所述导电区域之间等间隔分布。
13.进一步地，所述导电区域的数量设置为3个。
14.与现有技术相比本方案的有益效果是：
15.在现有技术中，由于工作电极与对电极上均存在方阻，实际使用中会存在电势分布不均的情况，本方案中在界面位置处设置第一导电条能够均衡该位置处的电压降，避免在电解液和待镀片的界面处会出现沉积不均的现象，成膜质量好。
附图说明
16.图1为实施例的结构示意图；
17.图2为各对比例的结构示意图。
18.说明书附图中的附图标记包括：
19.1、工作电极；11、第一导电介质；111、第一导电条；112、第二导电条； 113、第三导电条；114、第四导电条；115、第五导电条；2、对电极；21、第二导电介质。
具体实施方式
20.下面结合说明书附图，并通过具体实施方式对本实用新型作进一步详细的说明：
21.实施例：
22.一种用于电化学沉积电致变色功能层的电极，如图1所示，包括工作电极 1和对电极2，工作电极1与对电极2平行设置，其中待镀基板装载在工作电极 1上。工作电极1靠近对电极2的表面上设置有第一导电介质11，第一导电介质11与工作电极1电性连接，且第一导电介质11的导电率大于工作电极1的导电率。第一导电介质11的设置用于减小工作电极1整体的电阻率，从而减小各处电势的差异，减小电压降的存在对镀膜均匀度的影响。第一导电介质11 包括第一导电条111，第一导电条111的两端分别延伸至工作电极1相对的两条边缘上，且第一导电条111将工作电极1的侧面划分为镀膜区域和外露区域，其中镀膜区域用于浸没于电解液内，外露区域外露于电解液。由于在镀膜区域和外露区域的分界位置处，电解液的供给少，容易出现沉积不均匀的现象，第一导电条111的设置能够增大该位置处的电流，促使电解液中的离子向该位置处移动，进而避免在电解液和待镀片的界面处会出现沉积不均的现象。
23.如图1所示，第一导电介质11包括第二导电条112、第三导电条113和两条第四导电条114，其中第二导电条112设置于镀膜区域远离第一导电条111 的边缘上并沿该边缘延伸，第三导电条113设置于外露区域远离第一导电条111 的边缘上并沿该边缘延伸，两条第四导电条114分别设置于第一导电条111的两端并沿工作电极1的边缘延伸，第一导电条111的两端分别与其中一条第四导电条114相连，第二导电条112的两端分别与其中一条第四导
电条114的一端相连，第三导电条113的两端分别与其中一条第四导电条114的一端相连。上述设置能够减小工作电极1整体的电阻，使电压分布的均匀性提高，进而使待镀基板所在区域中的电场的均匀性提高，提高成膜的均一性，有利于提高成膜质量，减小细纹等缺陷的产生。第一导电条111、第二导电条112、第三导电条113以及第四导电条114的宽度均设置为1mm，厚度设置为0.06mm，且第一导电条111、第二导电条112、第三导电条113以及第四导电条114均设置为导电铜条。
24.如图1所示，对电极2靠近工作电极1的表面上设置有若干间隔设置的导电区域，各个导电区域之间等间隔分布，且数量设置为3个。导电区域均设置为与镀膜区域对应的位置上，且每一导电区域的长度方向沿第一导电条111的长度方向延伸，每一导电区域横向覆盖对电极2，每一导电区域内均设置有第二导电介质21，每一第二导电介质21分别与工作电极1形成回路，且第二导电介质21的导电率大于对电极2的导电率。第二导电介质21的设置能够减小电位差，均匀电势，提高阴极成膜的附着力。第二导电介质21设置为铜条、碳布、铂丝或者涂覆有氧化铁粉末的导电胶条中的一种或多种的组合。
25.如图2所示，本技术中还提供了另外五个对比例，依次命名为a，b，c，d， e组。并通过九点取样法分别测量了利用如图1所示的电极以及如图2所示的对比例电极制备得到的膜层厚度，具体数据如下表(1)至表(6)所示，膜厚单位为nm，另外还分别计算了各表中膜层厚度数据的标准差s，用于反映各组中得到的膜层厚度的均匀程度，其中n表示数据个数，x表示膜层厚度，m表示各组膜层厚度的均值。
26.表(1)
[0027][0028][0029]
表(2)
[0030]
421462416均值453.6516459453标准差34.9411441504 [0031]
表(3)
[0032]
502411470均值453.8437441460标准差26.1480430453 [0033]
表(4)
[0034]
496490495均值479.4475437452标准差23.6521470479 [0035]
表(5)
[0036]
487482540均值479.2460411502标准差34.6464508459 [0037]
表(6)
[0038]
518508537均值499.6480480523标准差24.4463473514 [0039]
由表(1)可知，如图1所示的电极制备得到的膜层的厚度存在边缘厚、中间薄的现象，由于在工作电极1与对电极2在使用过程中无法避免存在边缘放电的情况，因此无法完全均衡膜层厚度。但是在此方式下，在电解液和待镀片的界面处的成膜较为均匀，并且标准差s的数值小于其余组别，表示整体的膜层厚度差异小于其他组别，后期的加工质量好，膜层的成膜附着力强，不易脱落，且不易出现裂纹等缺陷，膜层质量高于其他组别。
[0040]
对比例一：
[0041]
如图2和表(2)所示，a组中工作电极1的第一导电介质11包括第一导电条111、第二导电条112以及两条第四导电条114，与图1中不同的是，未包含第三导电条113，第四导电条114的其中一端与第一导电条111相接而并未延伸至工作电极1的顶部；a组的对电极2设置为未经处理的fto导电玻璃。在a组方案中，制得的膜层在进行后续加工时会出现膜层脱落情况，且膜层厚度分布呈四周厚，中间薄的情况，标准差s的数值最大，膜层厚度的差异大。
[0042]
对比例二：
[0043]
如图2和表(3)所示，b组中工作电极1的第一导电介质11包括两条第四导电条114，未包含第一导电条111、第二导电条112以及第三导电条113； b组的对电极2设置为未经处理的fto导电玻璃。在b组方案中，制得的膜层在进行后续加工时会出现膜层脱落情况，且膜层厚度分布呈两边厚，中间薄的情况，标准差s的数值小于对比例二，但是整体的膜层厚度存在较大差异。
[0044]
对比例三：
[0045]
如图2和表(4)所示，c组中工作电极1的第一导电介质11包括第二导电条112和两条第四导电条114，未包含第一导电条111和第三导电条113；c 组的对电极2与图1中的结构相同。在c组方案中，成膜的均匀性较好，标准差s的数值小于对比例二，膜层厚度的差异较小，但是制得的膜层在电解液和待镀片的界面处的容易脱落。
[0046]
对比例四：
[0047]
如图2和表(5)所示，d组中工作电极1与图1所示的结构不同的是，还包含第五导电条115，且不包含第三导电条113，第五导电条115的数量设置为 1条，且其平行于第四导电条114并与两条第四导电条114等间隔设置，第五导电条115设置于外露区域上且第五导电条115的一端与第一导电条111相接；d组的对电极2与图1中的结构相同。在d组方案中，成膜的均匀性较好，但是位于第五导电条115位置处的膜层厚度明显厚于其他位置。
[0048]
对比例五：
[0049]
如图2和表(6)所示，e组中工作电极1与d组相比，第五导电条115的数量设置为3条，其余相同；e组中的对电极2与图1所示结构相比，e组中对电极2上的导电区域设置为7个，各个导电区域的宽度以及间隔均小于图1中的结构。在e组方案中，电流主要分布在工作
电极1的上半部分导致膜厚分布从上到下逐布减薄，并且由于电流分布不均，对于薄膜成核生长也会产生影响，成膜颗粒大，粗糙等问题，成膜质量差。
[0050]
上述各个方案的制备条件均相同，均利用电化学工作站完成镀膜步骤。常用的电化学镀膜方式包括直流恒电流和脉冲法两种方法。
[0051]
在直流恒电流的方式中，小电流长时间法能得到很均匀没有颗粒的膜，在电流加大时膜层的颜色加深；当采用较大电流两步法时，开始出现有颗粒的膜；采用两步恒电压法时，电流时间控制得当也能得到没有颗粒的薄膜，但是电流时间较大时就会得到很厚的带颗粒的膜；但是无论什么体系均会出现中间浅四周深的情况，提高封端剂浓度，中间会变深但四周很容易焦化，甚至龟裂。
[0052]
在脉冲法中，当给一个脉冲电流后，工作电极1和电解液界面处消耗的沉积离子可在脉冲间隔内得到补充，因而可采用较高的峰值电流密度，得到的晶粒尺寸比直流电沉积的小。此外，采用脉冲电流时由于脉冲间隔的存在，使增长的晶体受到阻碍，减少了外延生长，生长的趋势也发生改变，从而不易形成粗大的晶体。因此本技术中均采用脉冲法电镀膜层，比直流恒电流法更容易得到纳米晶镀层。脉冲法同直流恒电流法相比还具备焦化区颜色更浅更小，膜层厚度差异更小，膜厚更均匀的特点。
[0053]
为了进一步提高膜层的附着能力，在电镀前先对待镀片进行纯水清洗，保证待镀片表面的光洁度，而后再进行电化学镀膜，镀膜完成后需要对膜层进行薄膜处理。以下为薄膜处理的流程：将镀完好的薄膜整体浸入去离子水中浸泡至无色，一方面能够去除薄膜中的附着在玻璃表面多余的未成膜等离子，另一方面去除附着力较差的部分薄膜，然后晾干之后放入退火炉中退火形成晶体结构，最后再组装成器件之前，再使用uv光活化薄膜，来提高薄膜的变色性能。
[0054]
以上所述的仅是本实用新型的实施例，方案中公知的具体结构及特性等常识在此未作过多描述。应当指出，对于本领域的技术人员来说，在不脱离本实用新型结构的前提下，还可以作出若干变形和改进，这些也应该视为本实用新型的保护范围，这些都不会影响本实用新型实施的效果和专利的实用性。本技术要求的保护范围应当以其权利要求的内容为准，说明书中的具体实施方式等记载可以用于解释权利要求的内容。