1.本技术涉及半导体集成电路制造技术领域，具体涉及一种掩模版定位精度的测量方法。
背景技术：2.随着半导体器件尺寸越来越小，光刻套刻精度要求越来越高，掩模版精度对光刻工艺的影响越来越大。
3.掩模版生产厂商通常采用dtd(die to database，芯片到数据库)的方法来测量掩模版定位精度。即先测量掩模版上特定测量图形的实际位置，并确定版图数据库中该特定测量图形的预设位置，然后将该特定测量图形的实际位置和预设位置进行比对确定误差，以该误差表征该掩模版的定位精度。
4.对于半导体制造厂，其通常不具备上述掩模版定位精度的测量能力，只能依赖掩模版生产厂商提供的检测报告。然而掩模版生产厂商提供的检测报告，其仅能反应掩模版有限个数的特定测试图形相对于版图数据库的定位精度，并通过有限个数的采样统计来表征整体宏观定位精度，无法准确反应该掩模版中实际电路中具体个别晶体管的实际定位精度。
技术实现要素：5.本技术提供了一种掩模版定位精度的测量方法，可以解决相关技术中无法准确反应该掩模版中实际电路中具体个别晶体管的实际定位精度的问题。
6.为了解决背景技术中所述的技术问题，本技术提供一种掩模版定位精度的测量方法，所述掩模版定位精度的测量方法包括以下依次执行的步骤：
7.第一步：使用所述掩模版对被测光片进行曝光形成第一曝光单元；
8.第二步：使得所述掩模版平移第一距离，通过所述掩模版的不同位置再次对所述被测光片进行曝光，使得所述第一曝光单元被叠加曝光形成第二曝光单元；
9.第三步：测量所述第二曝光单元的关键尺寸；该关键尺寸可以是在所有晶体管中，选取任意位置、任意个数由设计或制造所关心的具体某个晶体管的关键尺寸。
10.第四步：基于所述第二曝光单元的关键尺寸，与基准曝光单元中对应测试结构的关键尺寸的比对结果，确定所述掩模版的定位精度；
11.其中，所述基准曝光单元为使用所述掩模版对光片进行曝光操作所形成的曝光单元。
12.可选地，在所述第一步：使用所述掩模版对被测光片进行曝光形成第一曝光单元进行前，还进行以下预先步骤：
13.获取预备光片；
14.使用掩模版对所述预备光片进行曝光，形成预备曝光单元，获取所述预备曝光单元的关键尺寸；
15.使得所述预备曝光单元作为所述基准曝光单元，所述预备曝光单元的关键尺寸作为所述基准曝光单元的关键尺寸。
16.可选地，所述掩模版定位精度的测量方法还包括，依次进行的以下步骤：
17.使用所述掩模版对被测光片进行曝光形成第三曝光单元；
18.使得所述掩模版平移第二距离，通过所述掩模版的不同位置再次对所述被测光片进行曝光，使得所述第三曝光单元被叠加曝光形成第四曝光单元；
19.测量所述第四曝光单元的关键尺寸；以所述第四曝光单元作为所述基准曝光单元，以所述第四曝光单元的关键尺寸作为所述基准曝光单元的关键尺寸；
20.其中，所述第二距离与所述第一距离不同。
21.可选地，所述第四步：基于所述第二曝光单元的关键尺寸，与基准曝光单元的关键尺寸的比对结果，确定所述掩模版的定位精度的步骤，包括：
22.比较所述第二曝光单元的关键尺寸与所述基准曝光单元的关键尺寸的统计分布差异；
23.基于所述统计分布差异确定所述掩模版不同位置间的定位差异。
24.可选地，所述第二距离包括m个芯片区域，m为整数。
25.可选地，所述预备曝光单元、第一曝光单元和第二曝光单元均包括若干由所述掩模版的不同掩模区域曝光形成的芯片区域。
26.可选地，所述掩模版不同掩模区域的图形相同。
27.可选地，所述第一距离包括n个芯片区域，n为整数。
28.可选地，所述芯片区域中包括曝光图形；
29.所述第三步：测量所述第二曝光单元的关键尺寸的步骤，包括依次进行的以下步骤：
30.确定所述第二曝光单元中任意位置、任意个数的芯片区域；
31.测量所述芯片区域的曝光图形的关键尺寸作为所述第二曝光单元的关键尺寸。
32.可选地，所述第四步：基于所述第二曝光单元的关键尺寸，与基准曝光单元的关键尺寸的比对结果，确定所述掩模版的定位精度，包括：
33.基于所述第二曝光单元中任意位置、任意个数的芯片区域曝光图形的关键尺寸，与所述基准曝光单元中与所述芯片区域对应测试芯片区域曝光图形的关键尺寸的比对结果，确定所述掩模版的定位精度。
34.本技术技术方案，至少包括如下优点：通过掩模版的平移，使得最后形成的曝光单元是由掩模版不同位置的两次叠加曝光形成，通过比较叠加曝光形成的曝光单元的关键尺寸，与基准曝光单元的关键尺寸之间的差异，以确定掩模版的定位精度，从而能够准确反应该掩模版在实际光刻套刻过程中的实际定位精度。
附图说明
35.为了更清楚地说明本技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
36.图1示出了本技术一实施例提供的掩模版定位精度的测量方法流程图；
37.图2a示出了第一步中掩模版的局部结构示意图；
38.图2b示出了该第一步完成后形成的第一曝光单元示意图；
39.图2c示出了本技术实施例的第二步的示意图；
40.图2d示出了图2c中掩模版投影区域在进行第二步时的位置示意图；
41.图2e示出了第二曝光单元的关键尺寸与基准曝光单元的关键尺寸比对示意图；
42.图3示出了获取基准曝光单元的步骤流程图。
具体实施方式
43.下面将结合附图，对本技术中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本技术保护的范围。
44.在本技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
45.在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。
46.此外，下面所描述的本技术不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
47.图1示出了本技术一实施例提供的掩模版定位精度的测量方法流程图，从图1中可以看出，该掩模版定位精度的测量方法包括以下步骤：
48.第一步：使用所述掩模版对被测光片进行曝光形成第一曝光单元。
49.参照图2a，其示出了第一步中掩模版的局部结构示意图，从图2a中可以看出，该掩模版200包括多个投影区域(shot)，一个投影区域为一次投影曝光操作(shot)对应的区域，每个投影区域包括多个掩模区域(chip)，该掩模版200不同掩模区域的图形相同。
50.以掩模版投影区域210为例，该掩模版投影区域210包括多个掩模区域(chip)，例如位于图2a所示该掩模版投影区域210左下角的第一掩模区域211，和位于图2a所示掩模版投影区域210右上角的第二掩模区域212。
51.参照图2b，其示出了该第一步完成后形成的第一曝光单元示意图。从图2b中可以看出，该第一曝光单元220包括多个芯片区域(chip)，例如，位于图2b所示该第一曝光单元220左下角的第一芯片区域221，和位于图2b所示该第一曝光单元220右上角的第二芯片区域222。
52.示例性地，在使用图2a所示的掩模版200对被测光片进行曝光，该掩模版投影区域
210形成图2b所述的第一曝光单元220。例如，掩模版投影区域210的第一掩模区域211曝光形成第一曝光单元220的第一芯片区域221，第二掩模区域212曝光形成的第二芯片区域222。
53.第二步：使得所述掩模版平移第一距离，通过所述掩模版的不同位置再次对所述被测光片进行曝光，使得所述第一曝光单元被叠加曝光形成第二曝光单元。
54.其中，第一距离包括n个芯片区域，n为整数。
55.参照图2c，其示出了本技术实施例的第二步的示意图。从图2c中可以看出，在进行第二步时，掩模版210整体从第一步完成后所在位置，沿着方向d平移n个芯片区域，再次进行曝光后，掩模版200的不同位置，对图2c中虚线框对应位置的第一曝光单元220，再次进行曝光，使得所述第一曝光单元被叠加曝光形成第二曝光单元。
56.参照图2d，其示出了图2c中掩模版投影区域210在进行第二步时的位置示意图。从图2d中可以看出，左下方的掩模版投影区域210为进行第二步前的起始位置，在该位置掩模版投影区域210曝光形成了图2b所示的第一曝光单元220；右上方的掩模版投影区域210为第二步完成后的位置，使得第一曝光单元被叠加曝光形成第二曝光单元。例如，对于第一曝光单元220的第二芯片区域222在第二步完成后，被掩模版投影区域210的第二掩模区域212叠加曝光。
57.第三步：测量所述第二曝光单元的关键尺寸。
58.其中，该第三步的第二曝光单元的关键尺寸可以线确定所述第二曝光单元中任意位置、任意个数的芯片区域；再测量所述芯片区域的曝光图形的关键尺寸作为所述第二曝光单元的关键尺寸。
59.第四步：基于所述第二曝光单元的关键尺寸，与基准曝光单元的关键尺寸的比对结果，确定所述掩模版的定位精度。
60.其中，所述基准曝光单元为使用所述掩模版对光片进行曝光操作所形成的曝光单元。
61.该第四步骤可以基于所述第二曝光单元中任意位置、任意个数的芯片区域曝光图形的关键尺寸，与所述基准曝光单元中与所述芯片区域对应测试芯片区域曝光图形的关键尺寸的比对结果，确定所述掩模版的定位精度。
62.参照图2e，其示出了第二曝光单元的关键尺寸与基准曝光单元的关键尺寸比对示意图。从图2e中可以看出，测量第二曝光单元的关键尺寸cd2,基准曝光单元的关键尺寸cd1，通过比较第二曝光单元的关键尺寸cd2和基准曝光单元的关键尺寸cd1之间的差别，确定所述掩模版的定位精度。当第二曝光单元的关键尺寸cd2和基准曝光单元的关键尺寸cd1之间的差别较小，确定掩模版的定位精度较高，否则掩模版的定位精度较低。
63.可以通过以下步骤获取第四步中的基准曝光单元，其中，以下获取基准曝光单元的步骤可以在上述实施例中的第一步进行前完成。
64.参照图3，其示出了获取基准曝光单元的步骤流程图，从图3中可以看出，该获取基准曝光单元的步骤包括以下依次进行的：
65.s31：获取预备光片。
66.s32：使用掩模版对所述预备光片进行曝光，形成预备曝光单元，获取所述预备曝光单元的关键尺寸。
67.s33：使得所述预备曝光单元作为所述基准曝光单元，所述预备曝光单元的关键尺寸作为所述基准曝光单元的关键尺寸。
68.本技术还提供另一种掩模版定位精度的测量方法的实施例，该实施例在图1所示实施例的基础上，还包括以下依次进行的步骤：
69.s41：使用所述掩模版对被测光片进行曝光形成第三曝光单元。
70.s42：使得所述掩模版平移第二距离，通过所述掩模版的不同位置再次对所述被测光片进行曝光，使得所述第三曝光单元被叠加曝光形成第四曝光单元。
71.s43：测量所述第四曝光单元的关键尺寸；以所述第四曝光单元作为所述基准曝光单元，以所述第四曝光单元的关键尺寸作为所述基准曝光单元的关键尺寸。
72.其中，所述第二距离与所述第一距离不同。所述第二距离包括m个芯片区域，m为整数。
73.然后再通过该步骤s43测量的第四曝光单元的关键尺寸，与第一种实施例中测量的第二曝光单元的关键尺寸，进行比对，根据比对结果确定所述掩模版的定位精度。
74.对于以上两个实施例，其中的所述第四步：基于所述第二曝光单元的关键尺寸，与基准曝光单元的关键尺寸的比对结果，确定所述掩模版的定位精度的步骤，包括以下步骤：
75.s51：比较所述第二曝光单元的关键尺寸与所述基准曝光单元的关键尺寸的统计分布差异；
76.s52：基于所述统计分布差异确定所述掩模版不同位置间的定位差异。
77.通过掩模版的平移，使得最后形成的曝光单元是由掩模版不同位置的两次叠加曝光形成，通过比较叠加曝光形成的曝光单元的关键尺寸，与基准曝光单元的关键尺寸之间的差异，以确定掩模版的定位精度，从而能够准确反应该掩模版在实际光刻套刻过程中的实际定位精度。
78.显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本技术创造的保护范围之中。