由密封腔体底切的光学组件的制作方法

本发明涉及光子芯片，尤其涉及包括例如边缘耦合器(edge coupler)的光学组件的结构以及制造包括例如边缘耦合器的光学组件的结构的方法。

背景技术：

1、光子芯片用于许多应用及系统中，包括但不限于数据通信系统及数据计算系统。光子芯片将光学组件(例如波导、光检测器、调制器，以及光功率分配器)与电子组件(例如场效应晶体管)集成于统一的平台中。可通过在同一芯片上集成两种类型的组件来减小布局面积、成本以及操作开销等因素。

2、边缘耦合器(也称为光斑尺寸转换器)通常用于将来自光源例如激光器或光纤的给定模式的光耦合至该光子芯片上的光学组件。该边缘耦合器可包括波导芯段，其定义邻近该光源设置的倒锥(inverse taper)。倒锥是指由沿模式传播方向宽度逐渐增加表征的波导芯的锥形段。在该边缘耦合器构造中，该倒锥的窄端提供邻近该光源设置的小平面(facet)，且该倒锥的宽端与该波导芯的另一段连接，以将光路由至该光子芯片的该光学组件。

3、当光从该光源传输至该边缘耦合器时，该倒锥的逐渐变化的剖面面积支持模式转换以及与模式转换相关的模式尺寸变化。位于该倒锥的顶端的该窄端不能完全限制自该光源接收的入射模式，因为位于其窄端的顶端的剖面面积非常小于模式尺寸。因此，入射模式的电磁场的很大一部分分布于该倒锥的顶端周围。随着宽度增加，该倒锥可支持全部入射模式，并限制电磁场。

4、传统的边缘耦合器可能呈现至光子芯片的衬底的显著泄漏损失，尤其对于大模式尺寸。已证明难以实施令人满意的纠正措施。

5、需要改进的包括光学组件(例如边缘耦合器)的结构以及制造包括光学组件(例如边缘耦合器)的结构的方法。

技术实现思路

1、在本发明的一个实施例中，一种结构包括具有密封腔体的衬底、光学组件、以及位于该光学组件与该密封腔体之间的介电层。该光学组件垂直位于该衬底及该介电层上方，且该光学组件与位于该衬底中的该密封腔体重叠。

2、在本发明的一个实施例中，一种方法包括形成光学组件，以及在衬底中形成密封腔体。介电层设置于该光学组件与该密封腔体之间。该光学组件垂直位于该衬底及该介电层上方，且该光学组件与位于该衬底中的该密封腔体重叠。

技术特征：

1.一种结构，其特征在于，包括：

2.如权利要求1所述的结构，其特征在于，该光学组件为边缘耦合器。

3.如权利要求1所述的结构，其特征在于，该介电层及该衬底共同围绕该密封腔体。

4.如权利要求3所述的结构，其特征在于，该介电层包括多个开口以及堵塞该多个开口的多个塞。

5.如权利要求1所述的结构，其特征在于，该密封腔体包括第一腔室及第二腔室。

6.如权利要求5所述的结构，其特征在于，该光学组件相对于该第一腔室及该第二腔室居中。

7.如权利要求5所述的结构，其特征在于，该密封腔体具有第一端及第二端，该第一腔室具有弯曲的第一侧壁，该第二腔室具有弯曲的第二侧壁，且该第一侧壁与该第二侧壁相交于脊，该脊从该第一端延伸至该第二端。

8.如权利要求1所述的结构，其特征在于，该密封腔体具有第一端及第二端，且该密封腔体在该第一端与该第二端间在形状上变化。

9.如权利要求1所述的结构，其特征在于，该介电层包括多个开口以及堵塞该多个开口的多个塞。

10.如权利要求9所述的结构，其特征在于，该多个开口以第一行及第二行布置，且该光学组件横向布置于该第一行与该第二行间。

11.如权利要求10所述的结构，其特征在于，在该第一行中的该多个开口具有第一线性布置，且在该第二行中的该多个开口具有第二线性布置。

12.如权利要求10所述的结构，其特征在于，该密封腔体具有第一端及第二端，且在该第一行中的该多个开口以一间距与在该第二行中的该多个开口隔开，该间距沿在该第一端与该第二端间的方向变化。

13.如权利要求10所述的结构，其特征在于，该密封腔体具有第一端及第二端，且在该第一行中的该多个开口以一间距与在该第二行中的该多个开口隔开，该间距沿从该第一端至该第二端的方向增加。

14.如权利要求1所述的结构，其特征在于，该光学组件包括单晶硅。

15.一种方法，其特征在于，包括：

16.如权利要求15所述的方法，其特征在于，在形成该光学组件后形成该密封腔体。

17.如权利要求15所述的方法，其特征在于，在该介电层下方的该衬底中形成该密封腔体包括：

18.如权利要求17所述的方法，其特征在于，还包括：

19.如权利要求17所述的方法，其特征在于，该多个开口以第一行及第二行布置，且该光学组件横向布置于该第一行与该第二行间。

20.如权利要求15所述的方法，其特征在于，该光学组件为边缘耦合器。

技术总结
本发明涉及由密封腔体底切的光学组件，提供包括例如边缘耦合器的光学组件的结构，以及制造包括例如边缘耦合器的光学组件的结构的方法。该结构包括具有密封腔体的衬底、光学组件、以及位于该光学组件与该密封腔体间的介电层。该光学组件垂直位于该衬底及该介电层上方，且该光学组件与位于该衬底中的该密封腔体重叠。

技术研发人员：R·施波雷尔,卞宇生,广川孝子
受保护的技术使用者：格芯（美国）集成电路科技有限公司
技术研发日：
技术公布日：2024/1/11