阵列基板及其显示面板的制作方法

本公开涉及显示，尤其涉及一种阵列基板及其显示面板。

背景技术：

1、液晶(liquid crystal display，lcd)投影仪在投影仪领域应用较为广泛。

2、液晶投影仪光源的透过率与背光板中晶体管的分布方式有关。目前，液晶投影仪的透过率有待进一步提高。

3、所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

1、本公开的目的在于提供一种阵列基板及其显示面板，提升显示面板开口率。

2、为实现上述发明目的，本公开采用如下技术方案：

3、根据本公开的第一个方面，提供一种阵列基板，包括像素电路，所述像素电路包括多个子像素电路，至少一个所述子像素电路包括至少一个晶体管；

4、所述阵列基板还包括：

5、衬底基板；

6、第一金属层，设于所述衬底基板的一侧，所述第一金属层包括多条栅线，所述栅线沿第一方向延伸；

7、有源层，设于所述第一金属层远离所述衬底基板的一侧，所述有源层包括所述晶体管的有源部，所述有源部包括沟道区和位于沟道区两侧的第一极区和第二极区；

8、第二金属层，至少覆盖所述有源层远离所述衬底基板的一侧表面，第二金属层包括多条数据线，所述多条数据线和所述多条栅线相互交叉界定出多个子像素区，所述第二金属层包括第一连接部和第二连接部，所述第一连接部、所述第二连接部在所述衬底基板上的正投影均与所述有源部在所述衬底基板上的正投影至少部分重叠；所述第一连接部至少与所述第一极区连接，所述第二连接部至少与所述第二极区连接；

9、其中，所述栅线至少部分区域复用为所述子像素电路中各晶体管的栅极，所述子像素电路中各晶体管的沟道区在所述衬底基板上的正投影位于所述栅线在所述衬底基板上的正投影之内；

10、所述子像素电路中晶体管的有源部在所述衬底基板上的正投影与所述栅线在所述衬底基板上的正投影至少部分重叠，所述有源部的该重叠区域中位于第一极区和第二极区之间用于电流流动的区域为所述子像素电路中晶体管的沟道区。

11、在本公开的一种示例性实施例中，所述子像素电路中多个晶体管的有源部沿所述第一方向排布。

12、在本公开的一种示例性实施例中，所述子像素电路中相邻两个晶体管，其中一个晶体管的第一极区/第二极区通过所述第一连接部或所述第二连接部与另一个晶体管的第一极区/第二极区连接；

13、所述第一连接部或所述第二连接部在所述第一方向上的尺寸大于其在第二方向上的尺寸，所述第二方向与所述第一方向垂直。

14、在本公开的一种示例性实施例中，所述阵列基板还包括：

15、第一电极，设于所述有源层远离所述衬底基板的一侧；

16、第二电极，设于所述第一电极远离所述衬底基板的一侧；

17、其中，所述第一电极和所述第二电极中其中一者为像素电极，另一者为公共电极，所述像素电极与所述第二金属层连接。

18、在本公开的一种示例性实施例中，所述子像素电路包括三个晶体管，所述三个晶体管包括第一晶体管、第二晶体管和第三晶体管；

19、所述第一晶体管的有源部、所述第二晶体管的有源部和所述第三晶体管的有源部沿所述第一方向依次排列；

20、所述第一晶体管的第一极区通过所述第一连接部与所述数据线连接，所述第三晶体管的第二极区通过所述第二连接部与所述像素电极连接；

21、所述第一晶体管的第二极区通过第一连接部或第二连接部与所述第二晶体管的第一极区连接；

22、所述第二晶体管的第二极区通过所述第一连接部或所述第二连接部与所述第三晶体管的第一极区连接。

23、在本公开的一种示例性实施例中，所述栅线具有与所述第一方向垂直的第一侧边和第二侧边，所述栅线的第一侧边和第二侧边均为平直线。

24、在本公开的一种示例性实施例中，所述子像素电路中晶体管的有源部在所述第一方向上的尺寸小于在第二方向上的尺寸，所述第二方向与所述第一方向垂直。

25、在本公开的一种示例性实施例中，所述栅线具有第一区域，所述栅线的第一区域在第二方向上的尺寸大于该栅线的其他区域在所述第二方向上的尺寸，所述第二方向与所述第一方向垂直；

26、所述有源部在所述衬底基板上的正投影位于所述栅线的第一区域在所述衬底基板上的正投影之内；

27、所述第二金属层还包括第三连接部，所述第三连接部连接所述第一极区，所述第三连接部在所述衬底基板上的正投影位于所述有源部在所述衬底基板上的正投影之内。

28、在本公开的一种示例性实施例中，所述第三连接部在所述衬底基板上的正投影为u形，且u形的闭合端和开口端沿所述第一方向分布，u形的闭合端与所述第一极区连接。

29、在本公开的一种示例性实施例中，所述阵列基板还包括：

30、第一遮光层，设于所述有源层和所述第一金属层之间；

31、其中，所述有源层在所述衬底基板上的正投影位于所述第一遮光层在所述衬底基板上的正投影之内。

32、在本公开的一种示例性实施例中，所述阵列基板还包括：

33、栅绝缘层，设于所述第一遮光层和所述第一金属层之间，所述第一遮光层设于所述有源层靠近所述衬底基板的一侧表面；

34、所述第一遮光层在所述衬底基板上的正投影与所述栅线在所述衬底基板上的正投影至少部分重叠。

35、在本公开的一种示例性实施例中，所述阵列基板还包括：

36、第二遮光层，设于所述有源层远离所述衬底基板的一侧；

37、其中，所述有源层在所述衬底基板上的正投影位于所述第二遮光层在所述衬底基板上的正投影之内。

38、在本公开的一种示例性实施例中，所述第二遮光层远离所述衬底基板的一侧表面为漫反射面。

39、在本公开的一种示例性实施例中，所述阵列基板还包括：

40、钝化层，设于所述第二金属层和所述第二电极之间；

41、其中，所述第二遮光层设于所述钝化层远离所述衬底基板的一侧表面。

42、根据本公开第二个方面，提供一种显示面板，包括：

43、如第一方面所述的阵列基板；

44、彩膜基板，设于所述阵列基板的一侧；

45、液晶层，设于所述阵列基板和所述彩膜基板之间。

46、本公开提供的阵列基板，栅线的至少部分区域复用为子像素电路中各晶体管的栅极，子像素电路中各晶体管的沟道区在衬底基板上的正投影位于栅线在衬底基板上的正投影之内。如此，可将子像素电路中的各晶体管放置于栅线位置处，如此，有助于子像素电路中各晶体管在栅线以外区域所占的空间，从而可为提升开口率提供结构基础。

技术特征：

1.一种阵列基板，其特征在于，包括像素电路，所述像素电路包括多个子像素电路，至少一个所述子像素电路包括至少一个晶体管；

2.根据权利要求1所述的阵列基板，其特征在于，所述子像素电路中多个晶体管的有源部沿所述第一方向排布。

3.根据权利要求2所述的阵列基板，其特征在于，所述子像素电路中相邻两个晶体管，其中一个晶体管的第一极区/第二极区通过所述第一连接部或所述第二连接部与另一个晶体管的第一极区/第二极区连接；

4.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：

5.根据权利要求4所述的阵列基板，其特征在于，所述子像素电路包括三个晶体管，所述三个晶体管包括第一晶体管、第二晶体管和第三晶体管；

6.根据权利要求1所述的阵列基板，其特征在于，所述栅线具有与所述第一方向垂直的第一侧边和第二侧边，所述栅线的第一侧边和第二侧边均为平直线。

7.根据权利要求1所述的阵列基板，其特征在于，所述子像素电路中晶体管的有源部在所述第一方向上的尺寸小于在第二方向上的尺寸，所述第二方向与所述第一方向垂直。

8.根据权利要求1所述的阵列基板，其特征在于，所述栅线具有第一区域，所述栅线的第一区域在第二方向上的尺寸大于该栅线的其他区域在所述第二方向上的尺寸，所述第二方向与所述第一方向垂直；

9.根据权利要求8所述的阵列基板，其特征在于，所述第三连接部在所述衬底基板上的正投影为u形，且u形的闭合端和开口端沿所述第一方向分布，u形的闭合端与所述第一极区连接。

10.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：

11.根据权利要求10所述的阵列基板，其特征在于，所述阵列基板还包括：

12.根据权利要求4所述的阵列基板，其特征在于，所述阵列基板还包括：

13.根据权利要求12所述的阵列基板，其特征在于，所述第二遮光层远离所述衬底基板的一侧表面为漫反射面。

14.根据权利要求12所述的阵列基板，其特征在于，所述阵列基板还包括：

15.一种显示面板，其特征在于，包括：

技术总结
本公开提供了一种阵列基板及显示面板，属于显示技术领域。该阵列基板，包括多个子像素电路，子像素电路包括至少一个晶体管；阵列基板还包括衬一金属层，第一金属层包括多条栅线；有源层，包括晶体管的有源部，有源部包括沟道区和位于沟道区两侧的第一极区和第二极区；其中，栅线至少部分区域复用为子像素电路中各晶体管的栅极，子像素电路中各晶体管的沟道区在衬底基板上的正投影位于栅线在衬底基板上的正投影之内；子像素电路中晶体管的有源部在衬底基板上的正投影与栅线在衬底基板上的正投影至少部分重叠，有源部的该重叠区域中位于第一极区和第二极区之间用于电流流动的区域为子像素电路中晶体管的沟道区。本公开有助于提升显示面板开口率。

技术研发人员：孙琦,薛静,柳峰,王智勇,李鑫,杨樨,檀晓轲,陈伟,万争艳
受保护的技术使用者：北京京东方光电科技有限公司
技术研发日：
技术公布日：2024/1/15