一种像素驱动电路及其制备方法与流程

本发明涉及像素驱动，具体涉及一种像素驱动电路及其制备方法。

背景技术：

1、在场序(field sequtrance)或者色序法(color sequtrantial)显示技术中，需在所有画面液晶偏转到稳定状态后才可开启背光，以免有画面混乱的现象发生，因此如何加快液晶驱动时间，增加背光开启时间，是本领域亟待解决的问题。

2、传统场序显示技术的lcd的像素驱动电路，在一帧内，首先按顺序分别对各行像素电极进行充电，然后等待所有液晶偏转到稳定位置，最后再打开背光，如果不等待液晶稳定，而是在最后一行像素充电完成后，马上打开背光，则由于靠后充电的像素对应液晶还未稳定，会导致上下亮度、颜色发生差异，进而出现画面混乱的问题。因此在像素驱动电路中，一帧内留给背光开启的时间非常短，很难实现高亮度，高频率显示，同时对背光亮度规格和寿命均会有较高要求，提高了产品成本。

3、综上所述，传统的像素驱动电路存在无法兼顾出光质量与出光亮度的问题。

技术实现思路

1、有鉴于此，本发明提供一种像素驱动电路及其制备方法，通过优化版图设计及改进电路结构，解决了传统的像素驱动电路存在的无法兼顾出光质量与出光亮度的问题。

2、为解决以上问题，本发明的技术方案为采用一种像素驱动电路，其特征在于，包括：预存储单元和驱动单元，所述预存储单元至少包括第一晶体管和预存储电容，所述驱动单元至少包括第二晶体管和像素电极，其中，所述第一晶体管的第一端用于接收数据信号，控制端用于接收扫描信号，第二端耦接至所述预存储电容，所述预存储电容的另一端耦接至所述第一晶体管的控制端；所述第二晶体管的第一端与所述第一晶体管的第二端耦接，第二端与像素电极耦接，控制端用于接收转移信号。

3、可选地，在当前帧的背光开启时间内，基于扫描信号控制所述第一晶体管打开，所述第一晶体管基于所述数据信号输出预充电压并存储至所述预存储电容，直至全部像素完成电压预存储后，基于所述转移信号控制所述第二晶体管打开，所述第二晶体管基于预充电压输出像素下一帧所需的电压至像素电极，并与公共电压形成压差，完成液晶目标角度的偏转。

4、可选地，所述预存储电容被配置为：在垂直方向上，由所述第一晶体管的控制端的金属区域与所述第一晶体管的第二端的重掺杂导体区域形成的交叠区域构成。

5、可选地，所述预存储电容还可以包括：在遮光层设置走线并与扫描信号线交叠，从而在垂直方向上，所述第一晶体管的第二端的重掺杂导体区域分别与所述走线、扫描信号线形成交叠区域，构成上下两层预存储电容。

6、可选地，所述预存储电容还可以包括：在遮光层设置走线并与公共电极线交叠，从而在垂直方向上，所述第一晶体管的第二端的重掺杂导体区域与所述走线、公共电极走线形成交叠区域，构成上下两层预存储电容。

7、可选地，所述像素驱动电路被配置为：在全部像素完成电压预存储后，所述扫描信号恢复低电平，所述第一晶体管关断，所述转移信号变更为高电平，基于所述转移信号控制所述第二晶体管打开。

8、可选地，所述像素驱动电路还包括复位单元，所述复位单元至少包括第三晶体管，所述第三晶体管的第一端耦接至所述像素电极，控制端用于接收重置信号，第二端耦接至公共电极。

9、相应地，本发明提供，一种像素驱动电路的制备方法，包括：提供一衬底，并在所述衬底上依次形成挡光层图形，并形成整面阻挡层；在所述阻挡层上整面形成缓冲层；在所述缓冲层上形成多晶硅有源层图形，并利用掩膜版，通过重掺杂工艺得到第一晶体管的沟道区、第一端和第二端，以及第二晶体管的沟道区、第一端和第二端；在所述有源层上整面形成栅极绝缘层；在所述栅极绝缘层上形成栅极金属图形及相应的信号线，构成第一晶体管的控制端和第二晶体管的控制端；在所述栅极金属图形上整面形成第一层间绝缘层；在所述第一层间绝缘层上形成第二金属层及相应的信号线，并通过转接孔工艺分别与第一晶体管的第一端和第二晶体管的第二端耦接；在所述第二金属层上整面形成平坦层；在所述平坦层上形成像素电极，并通过转接孔工艺，将所述像素电极耦接至与第二晶体管的第二端耦接的第二金属层上，实现所述像素电极与所述第二晶体管耦接。

10、可选地，所述阻挡层、所述缓冲层、所述栅极绝缘层和所述第一层间绝缘层采用的材料为氮化硅和/或氧化硅。

11、可选地，所述像素电极被配置为采用铟锡氧化物半导体透明导电膜形成。

12、可选地，所述第一晶体管的控制端的金属区域与所述第一晶体管的第二端形成的交叠区域构成的预存储电容的大小与交叠区域面积正相关。

13、本发明的首要改进之处为提供的像素驱动电路，通过设置预存储单元，使得在当前帧的背光发光时间内，利用预存储电容存储预充电压，实现在下一帧时全部像素同步读取所述预充电压，极大减小了像素电压的写入时间，相对地增加背光发光时间，从而在保证出光质量的同时增大了出光亮度，解决了传统的像素驱动电路存在的无法兼顾出光质量与出光亮度的问题。同时，本发明通过像素版图设计及工艺叠层设计的优化，利用第一晶体管的控制端的金属区域与第一晶体管的第二端的重掺杂导体区域形成的交叠区域构成预存储电容，减小预存储电容所占面积，最大化优化开口率，避免了像素开口率降低造成出光效率降低的问题。

技术特征：

1.一种像素驱动电路，其特征在于，包括：预存储单元和驱动单元，所述预存储单元至少包括第一晶体管（t1）和预存储电容（cs1），所述驱动单元至少包括第二晶体管（t2）和像素电极，其中，

2.根据权利要求1所述的像素驱动电路，其特征在于，在当前帧的背光开启时间内，基于扫描信号控制所述第一晶体管（t1）打开，所述第一晶体管（t1）基于所述数据信号输出预充电压并存储至所述预存储电容（cs1），直至全部像素完成电压预存储后，基于所述转移信号控制所述第二晶体管（t2）打开，所述第二晶体管（t2）基于预充电压输出像素下一帧所需的电压至像素电极，并与公共电压形成压差，完成液晶目标角度的偏转。

3.根据权利要求1所述的像素驱动电路，其特征在于，所述预存储电容（cs1）被配置为：在垂直方向上，由所述第一晶体管（t1）的控制端的金属区域与所述第一晶体管（t1）的第二端的重掺杂导体区域形成的交叠区域构成。

4.根据权利要求3所述的像素驱动电路，其特征在于，所述预存储电容（cs1）还可以包括：在遮光层设置走线并与扫描信号线交叠，从而在垂直方向上，所述第一晶体管（t1）的第二端的重掺杂导体区域分别与所述走线、扫描信号线形成交叠区域，构成上下两层预存储电容（cs1）。

5.根据权利要求3或4所述的像素驱动电路，其特征在于，所述预存储电容（cs1）还可以包括：在遮光层设置走线并与公共电极线交叠，从而在垂直方向上，所述第一晶体管（t1）的第二端的重掺杂导体区域与所述走线、公共电极走线形成交叠区域，构成上下两层预存储电容（cs1）。

6.根据权利要求2所述的像素驱动电路，其特征在于，所述像素驱动电路被配置为：在全部像素完成电压预存储后，所述扫描信号恢复低电平，所述第一晶体管（t1）关断，所述转移信号变更为高电平，基于所述转移信号控制所述第二晶体管（t2）打开。

7.根据权利要求1所述的像素驱动电路，其特征在于，所述像素驱动电路还包括复位单元，所述复位单元至少包括第三晶体管（t3），所述第三晶体管（t3）的第一端耦接至所述像素电极，控制端用于接收重置信号，第二端耦接至公共电极。

8.一种像素驱动电路的制备方法，其特征在于，包括：

9.根据权利要求8所述的像素驱动电路的制备方法，其特征在于，所述阻挡层、所述缓冲层、所述栅极绝缘层和所述第一层间绝缘层采用的材料为氮化硅和/或氧化硅。

10.根据权利要求8所述的像素驱动电路的制备方法，其特征在于，所述像素电极被配置为采用铟锡氧化物半导体透明导电膜形成。

11.根据权利要求8所述的像素驱动电路的制备方法，其特征在于，所述第一晶体管（t1）的控制端的金属区域与所述第一晶体管（t1）的第二端形成的交叠区域构成的预存储电容（cs1）的大小与交叠区域面积正相关。

技术总结
本发明公开了一种像素驱动电路，包括：预存储单元和驱动单元，预存储单元至少包括第一晶体管和预存储电容，驱动单元至少包括第二晶体管和像素电极，其中，第一晶体管的第一端用于接收数据信号，控制端用于接收扫描信号，第二端耦接至预存储电容；第二晶体管的第一端与第一晶体管的第二端耦接，第二端与像素电极耦接，控制端用于接收转移信号。本发明通过设置预存储单元，实现在下一帧时全部像素同步读取预充电压，极大减小了像素电压的写入时间。同时通过像素版图设计及工艺叠层设计的优化，利用第一晶体管的控制端的金属区域与第一晶体管的第二端的重掺杂导体区域形成的交叠区域构成预存储电容，减小预存储电容所占面积，最大化优化开口率。

技术研发人员：张锦,请求不公布姓名,请求不公布姓名,沈瀚宁
受保护的技术使用者：成都九天画芯科技有限公司
技术研发日：
技术公布日：2024/2/1