集成音频编解码器的芯片,及终端设备的制作方法
【专利摘要】本发明实施例公开了集成音频编解码器的芯片，及终端设备，其中集成音频编解码器的芯片，包括：集成于第一芯片的数字处理器和音频编解码器的第一音频编解码模块；第一音频编解码模块包含音频编解码器的模块中，抗干扰能力高于第一预设值且功率低于第二预设值的模块；第一音频编解码模块具有与第二音频编解码模块连接的接口；第二音频编解码模块包含音频编解码器的模块中，除第一音频解码模块外的其他模块。将音频编解码器的功能模块进行了划分，分为两类。第一类模块与数字处理器可以采用相同的工艺制造，节省芯片面积，降低系统成本；并且因为易干扰模块和大功率模块都没有和数字处理器集成在一起，可以满足功率需求并提高整个系统的音频性能。
【专利说明】集成音频编解码器的芯片，及终端设备
【技术领域】
[0001]本发明涉及电子【技术领域】，特别涉及一种集成音频编解码器的芯片，及终端设备。
【背景技术】
[0002]在终端设备中，例如在便携式的移动终端设备中，涉及大量的音频应用，而所有这些音频应用都是基于音频Codec (编解码器)芯片。音频Codec芯片可以实现模拟音频的采集和音频播放，其主要指标(如:信噪比、谐波失真、电源纹波抑制比、动态范围、驱动功率等)通常决定了该终端设备的音频性能，所以音频Codec芯片往往也决定了移动终端的产品性能。
[0003]如上可知，在移动终端设备中，音频Codec是不可或缺的一部分。而在实现方案中，为了产品的不同需求，音频Codec的解决方案有所差异。如果为了追求较高的音频性能，可以采用单独的，性能指标较高的音频Codec芯片，这样能够保证比较高的音频性能。
[0004]如果为了降低成本，通常将音频Codec集成在数字处理器芯片(即:中央处理器)内部，作为数字处理器芯片的一个模块，但是，因为数字处理器芯片内模块较多，会对音频Codec模拟部分造成比较大的干扰，因此音频性能会降低。
[0005]随着半导体工艺的提高，最小线宽越来越小，工作电压也越来越低。从芯片面积考量，线宽的降低对数字逻辑单元有明显的贡献，对模拟IP( intellectual property,知识产权模块)面积的贡献非常小，而芯片面积直接反映了芯片成本。音频Codec是一个典型的模拟和数字混合IP，处理器芯片在集成音频Codec时如何权衡成本和性能是一个值得考究的问题，尤其是进入45nm以下工艺后,音频Codec模拟部分采用45nm以下工艺生产，既增加了芯片成本，也因为电压的降低无法满足性能的需求，主要表现为如下三点:
[0006]芯片工艺提高后，音频Codec模拟部分芯片面积并未降低，反而增加了芯片成本；电压降低後，无法满足听筒、耳机、喇叭的功率要求；因数字处理器系统结构复杂，包含多种不同的频率，由这些频率引起的传导噪声和辐射噪声都会污染音频信号，尤其是模拟信号，因此数字处理器相关模块对音频Codec模块造成较大干扰，造成音频Codec指标下降。
【发明内容】
[0007]本发明实施例提供了一种集成音频编解码器的芯片，及终端设备，用于减少芯片面积、满足功率需求并且降低对音频Codec的干扰。
[0008]一种集成音频编解码器的芯片，包括:
[0009]集成于第一芯片的数字处理器和音频编解码器的第一音频编解码模块；
[0010]所述第一音频编解码模块包含音频编解码器的模块中，抗干扰能力高于第一预设值且功率低于第二预设值的模块；
[0011]所述第一音频编解码模块具有与第二音频编解码模块连接的接口 ；所述第二音频编解码模块包含音频编解码器的模块中，除第一音频解码模块外的其他模块。
[0012]一种终端设备，其特征在于，包括:
[0013]第一芯片和第二芯片；
[0014]所述第一芯片为本发明实施例提供的集成音频编解码器的芯片；
[0015]所述第二芯片集成有本发明实施例提供的第二音频编解码模块。
[0016]从以上技术方案可以看出，本发明实施例具有以下优点:将音频编解码器的功能模块进行了划分，分为两类，第一类是抗干扰能力高于第一预设值且功率低于第二预设值的模块，这类模块与数字处理器集成在一个芯片中，其他(第二类)的功能模块则可以集成在其它芯片中。采用该方案，第一类模块与数字处理器可以采用相同的工艺制造，节省芯片面积，降低系统成本；并且因为易干扰模块和大功率模块都没有和数字处理器集成在一起，可以满足功率需求并提高整个系统的音频性能。
【专利附图】
【附图说明】
[0017]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0018]图1为本发明实施例集成音频编解码器的芯片结构示意图；
[0019]图2为本发明实施例集成音频编解码器的芯片结构示意图；
[0020]图3为本发明实施例集成音频编解码器的芯片结构示意图；
[0021]图4为本发明实施例集成音频编解码器的芯片结构示意图；
[0022]图5为本发明实施例集成音频编解码器的芯片结构示意图。
【具体实施方式】
[0023]为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
[0024]本发明实施例提供了一种集成音频编解码器的芯片，如图1所示，包括:
[0025]集成于第一芯片100的数字处理器101和音频编解码器的第一音频编解码模块102 ；
[0026]上述第一音频编解码模块102包含音频编解码器的模块中，抗干扰能力高于第一预设值且功率低于第二预设值的模块；
[0027]上述第一音频编解码模块102具有与第二音频编解码模块201连接的接口 ；上述第二音频编解码模块201包含音频编解码器的模块中，除第一音频解码模块外的其他模块。
[0028]另需要说明的是，以上图1中显示有第二芯片200，第二芯片200与第一芯片100是两个在物理上相互独立的芯片，而且第二芯片200并不属于数字处理器102所在的芯片。所以集成音频编解码器的芯片，不应理解为包含有第二芯片200的实体。第二音频编解码模块201可以集成于第二芯片200，也可以是独立芯片，在后续实施例将会有举例说明。
[0029]以上实施例，将音频编解码器的功能模块进行了划分，分为两类，第一类是抗干扰能力高于第一预设值且功率低于第二预设值的模块，这类模块与数字处理器集成在一个芯片中，其他(第二类)的功能模块则可以集成在其它芯片中。采用该方案，第一类模块与数字处理器可以采用相同的工艺制造，节省芯片面积，降低系统成本；并且因为易干扰模块和大功率模块都没有和数字处理器集成在一起，可以满足功率需求并提高整个系统的音频性倉泛。
[0030]本领域技术人员可以确定的是第一预设值和第二预设值，分别代表的是抗干扰性能指标值和功率值，两个值具体设置成多少，本发明实施例不予限定。只要采用这两个值进行划分后，第一类和第二类的模块均大于等于I个，本发明实施例就可以相对于原有直接集成的方案具有技术效果。以下实施例就其中的几种可选的划分和集成方案进行举例说明。
[0031]可选地，上述抗干扰能力高于第一预设值且功率低于第二预设值的模块包括:
[0032]模拟输入模块、模数转换模块、数模转换模块、数字信号处理模块、第二数模转换模块以及第一数字接口模块；可一并参阅图2?4及后续实施例的说明。
[0033]模拟输入模块的输出端连接模数转换模块的输入端、模数转换模块的输出端连接数字信号处理模块的第一输入端，数字信号处理模块的第一输出端连接数模转换模块的输入端、数模转换模块的输出端作为与第二音频编解码模块连接的接口 ；上述数字信号处理模块的第二输入端和第二输出端与第一数字接口模块连接，
[0034]上述模拟输入模块的输入端为接收第一模拟信号的接口，模拟输入模块将接收的第一模拟信号发送给模数转换模块，模数转换模块将接收到的第一模拟信号转换为第一数字信号发送给数字信号处理模块；数字信号处理模块将处理后的第二数字信号发送给数模转换模块，数模转换模块将接收到的第二数字信号转换为第二模拟信号后从输出端输出；上述第一数字接口模块提供连接上述数字处理器101的接口。
[0035]可选地，上述第二音频编解码模块为模拟输出模块，所述第二音频编解码模块201所在的芯片还集成有:电源管理芯片
[0036]上述模拟输出模块的输入端连接上述数模转换模块的输出端，模拟输出模块的输出端作为模拟音频的输出接口；
[0037]模拟输出模块控制接收到的模拟信号从输出接口输出；上述电源管理芯片为上述模拟输出模块提供供电管理功能。
[0038]可选地，上述第二音频编解码模块为模拟输出模块，所述第二音频编解码模块201所在的芯片还集成有:实时时钟芯片；上述模拟输出模块的输入端连接上述数模转换模块的输出端，模拟输出模块的输出端作为模拟音频的输出接口 ；模拟输出模块控制接收到的模拟信号从输出接口输出；上述实时时钟芯片为上述模拟输出模块提供实时时钟功能。
[0039]可选地，上述第二音频编解码模块为音频功放芯片；
[0040]上述音频功放芯片的输入端连接上述数模转换模块的输出端，音频功放芯片的输出端作为模拟音频的输出接口；
[0041]音频功放芯片对接收到的模拟信号进行处理后从输出接口输出。
[0042]可选地，上述音频功放芯片为耳放芯片。
[0043]可选地，上述第一芯片100包括:电源管理模块、第二数字接口模块和时钟模块；
[0044]上述第二数字接口模块与上述第一数字接口模块连接，作为第一音频编解码模块102与数字处理器101之间的通信接口 ；
[0045]电源管理模块控制上述数字处理器101的开关，时钟模块为数字处理器101提供时钟功能。
[0046]可选地，上述电源管理模块和上述时钟模块还具有与上述第一音频编解码模块102连接的接口 ；上述电源管理模块还控制上述第一音频编解码模块102的开关，时钟模块还为第一音频编解码模块102提供时钟功能。
[0047]以下实施例，将就以上给出的模块划分方式以及集成的可选方案，进行更详细的举例说明。这里提出一种数字处理器集成音频Codec的方案。通过模块划分，可以将音频Codec划分为时钟模块、ADC (Analog-to-Digital Converter,模数转换)模块、DAC(Digital-to-Analog Converter,数模转换)模块、数字处理模块、电源管理模块、数字接口模块、模拟输入模块和模拟输出模块。以上划分的各模块的功能如下:
[0048]时钟模块:时钟模块是音频Codec (编解码器)系统的时钟模块，给音频Codec各个模块提供时钟；
[0049]ADC模块:ADC模块将输入的模拟音频信号量化采样为满足标准数字音频接口的数字信号；
[0050]DAC模块:DAC模块将满足标准数字音频接口的数字信号转换为模拟信号；
[0051]数字处理模块:数字处理模块完成音频数字信号的处理，如Fir (Finite ImpulseResponse,有限长单位冲激响应)滤波、高通滤波、降噪等数字处理功能；
[0052]电源管理模块:电源管理模块负责控制音频Codec各个模块的开关，能够有效的降低系统功耗；
[0053]数字接口模块:数字接口模块分为控制接口和数据接口，控制接口可以是ΜΡΠ0(Microprocessor unit inout/output,微处理器通用输入输出接口)、IIC (Inter IC,简单双向两线接口)、SPI (Serial Peripheral Interface,串行外设接口)等通用控制接口，数据接口可以是 PCM (Pulse Code Modulat1n,脉冲编码调制)接口、IIS (Inter-1C Sound,内部集成电路的声音)接口、AC97 (Aud1 Codec’97，音频编解码器)或其他通用数据接口 ；
[0054]模拟输入模块:模拟输入模块可以接收模拟音频信号，如FM (FrequencyModulat1n，频率调制)、MIC (MICPhone，麦克风)等模拟音频信号；
[0055]模拟输出模块:模拟输出模块可以输出模拟音频信号，并能驱动不同音频设备，如听筒、喇叭、耳机等。
[0056]通过以上模块的划分，我们可以看出模拟输入模块和模拟输出模块较易受其它信号的干扰，其中模拟输出模块有驱动功率要求，对电压的要求较高。因此，为了保证音频Codec的输出功率满足要求，模拟输出模块的线宽就需要得到保证，因此数字处理器集成模拟输出模块就不能更好的减少芯片面积，也就不能节省成本。
[0057]在本发明实施例中，数字处理器集成音频Codec解决方案中，通过模块划分，我们可以在数字处理器中只集成音频Codec的部分模块(主要是不宜受数字处理器干扰的模块和小功率模块)，其余模块(噪声敏感模块和大功率模块)可以考虑与其它芯片集成(如:射频前端芯片(RDA8208，IRIS305, IRIS401 等)、电源管理芯片(ACT5880，TPS65051 等))，也可以考虑采用外部芯片，这里的集成是指将音频Codec部分模块以IP (intellectualproperty,知识产权模块)的形式和数字处理器集成在一起，并采用同样工艺生产。例如:数字处理器采用45nm工艺，那么和数字处理器集成在一起的音频Codec模块也采用45nm工艺，没有和数字处理器集成在一起的音频Codec其它部分采用其它工艺生产，如130nm、90nm等工艺，具体采用哪种工艺基于成本和系统集成能力考量，甚至可以将音频Codec模拟前端与整个平台解决方案中的射频前端、电源芯片等集成在同一个芯片中，音频模拟输出/射频/电源管理芯片的生产不受数字处理器生产的影响，可以采用不同的工厂和工艺，从而最大限度的降低了系统成本。
[0058]采用这种集成方式，可以解决上面提到的数字处理器在集成音频Codec时存在的问题，可以降低系统成本，并且因为易干扰模块和大功率模块都没有和数字处理器集成在一起，可以提闻整个系统的首频性能。
[0059]基于以上模块划分方式，本发明实施例提供了四种可选的集成方式，以下实施例将两个独立的芯片分别称为芯片一和芯片二对应第一音频编解码模块和第二音频编解码模块，请参阅图2?5,如下:
[0060]集成方式一:
[0061]这里本发明实施例给出一种集成方式，如图2所示，将小功率模块和不易受数字处理器干扰的模块以IP (intellectual property,知识产权模块)的形式从音频Codec中剥离出来，包括模拟输入模块、模数转换模块、数字信号处理模块、数模转换模块、数字接口模块、电源管理模块和时钟模块。
[0062]作为区分，电源管理模块和时钟模块，在编解码器的IP形式剥离出以后，在音频编解码功能一侧的称为，Codec电源管理模块；Codec时钟模块。
[0063]集成方式二:
[0064]这里本发明实施例给出另一种集成方式，如图3所示，将小功率模块和不易受数字处理器干扰的模块以IP (intellectual property,知识产权模块)的形式从音频Codec中剥离出来，包括模拟输入模块、模数转换模块、数字信号处理模块、数模转换模块、数字接口模块、电源管理模块和时钟模块。与图2所示结构不同的是，本实施例的电源管理模块和时钟模块与数字处理器的电源管理模块和时钟模块共用。
[0065]集成方式三:
[0066]这里我们给出另一种集成方式，如图4所示，我们将小功率模块和不易受数字处理器干扰的模块以IP (intellectual property,知识产权模块)的形式从音频Codec中剥离出来作为Aud1 Codec (音频编解码器)IP，包括模拟输入模块、模数转换模块、数字信号处理模块、数模转换模块、数字接口模块、电源管理模块和时钟模块。其中电源管理模块和时钟模块与数字处理器的电源管理模块和时钟模块共用，由数字处理器进行管理，也可以采用Codec独立的电源管理模块和时钟模块(如图5所示)。其余五个模块与数字处理器集成在同一个芯片一中，采用同一工艺。芯片二是音频模拟输出模块与电源管理芯片集成的单芯片，或者，芯片二是音频模拟输出模块与RTC (Real-Time Clock，实时时钟)芯片集成的单芯片，又或者，芯片二是音频模拟输出模块与射频芯片集成的单芯片等。芯片二可以采用其它工艺。芯片一与芯片二通过线性模拟信号连接。采用上述方案，芯片二的生产和设计不受芯片一的限制。
[0067]如果模拟输出模块不与其他芯片集成，那么还可以采用外置音频功放芯片，如SGM4863,MAX9722,MAX9725 等耳放芯片。
[0068]以上图2?4中，麦克风和线性模拟信号所示为整个装置的模拟信号输入举例，可以理解的是能够输入模拟音频信号的输入端可以有很多，对应也会有很多种可能的接口，具体本发明实施例不予限定。听筒、喇叭、耳机所示为整个装置的模拟信号输出举例，可以理解的是能够输入模拟音频信号的输出端可以有很多，对应也会有很多种可能的接口，具体本发明实施例不予限定。
[0069]以上图2?4中包含有:模拟输入模块、模数转换模块、数模转换模块、数字信号处理模块、数模转换模块以及Codec数字接口模块；
[0070]模拟输入模块的输出端连接模数转换模块的输入端、模数转换模块的输出端连接数字信号处理模块的第一输入端，数字信号处理模块的第一输出端连接数模转换模块的输入端、数模转换模块的输出端作为与芯片二连接的接口 ；上述数字信号处理模块的第二输入端和第二输出端与Codec数字接口模块连接。
[0071]上述模拟输入模块的输入端为接收第一模拟信号的接口，模拟输入模块将接收的第一模拟信号发送给模数转换模块，模数转换模块将接收到的第一模拟信号转换为第一数字信号发送给数字信号处理模块；数字信号处理模块将处理后的第二数字信号发送给数模转换模块，数模转换模块将接收到的第二数字信号转换为第二模拟信号后从输出端输出；上述Codec数字接口模块提供连接上述数字处理器的接口。
[0072]集成方式四:
[0073]这里本发明实施例给出一种集成方式，如图5所示，将小功率模块和不易受数字处理器干扰的模块以IP (intellectual property,知识产权模块)的形式从音频Codec中剥离出来，包括模数转换模块、数字信号处理模块、数字接口模块、数模转换模块、电源管理模块和时钟模块。
[0074]本集成方案，与图2所示的集成方案不同点在于，模拟输入模块被分配到了芯片二。按照本发明实施例模块划分的要求，抗干扰能力高于第一预设值且功率低于第二预设值的模块被划分到芯片一，由于第一预设值和第二预设值，分别代表的是抗干扰性能指标值和功率值，两个值具体设置成多少，本发明实施例不予限定。只要采用这两个值进行划分后，第一类和第二类的模块均大于等于I个，本发明实施例就可以相对于原有直接集成的方案具有技术效果。由于第一预设值和第二预设值的变化，会导致模块划分出现变化。因此，以上四个集成方案，仅是可选的几个集成方案的举例，不应理解为对本发明实施例的限定。
[0075]以上图5中，麦克风和线性模拟信号所示为模拟信号输入举例，可以理解的是能够输入模拟音频信号的输入端可以有很多，对应也会有很多种可能的接口，具体本发明实施例不予限定。听筒、喇叭、耳机所示为模拟信号输出举例，可以理解的是能够输入模拟音频信号的输出端可以有很多，对应也会有很多种可能的接口，具体本发明实施例不予限定。
[0076]以上图5中，芯片二包含有:模拟输入模块、模拟输出模块以及电源管理芯片；芯片一包含有:模数转换模块、数模转换模块、数字信号处理模块以及Codec数字接口模块。
[0077]模拟输入模块的输出端连接模数转换模块的输入端、模数转换模块的输出端连接数字信号处理模块的第一输入端，数字信号处理模块的第一输出端连接数模转换模块的输入端、数模转换模块的输出端作为与芯片二连接的接口 ；上述数字信号处理模块的第二输入端和第二输出端与Codec数字接口模块连接。
[0078]上述模拟输入模块的输入端为接收第一模拟信号的接口，模拟输入模块将接收的第一模拟信号发送给模数转换模块，模数转换模块将接收到的第一模拟信号转换为第一数字信号发送给数字信号处理模块；数字信号处理模块将处理后的第二数字信号发送给数模转换模块，数模转换模块将接收到的第二数字信号转换为第二模拟信号后从输出端输出；上述Codec数字接口模块提供连接上述数字处理器的接口。
[0079]上述图2、3、5中的电源管理芯片为模拟输出模块提供供电管理功能。图5中的电源管理芯片还为模拟输入模块提供供电管理功能。
[0080]本发明实施例还提供了，一种终端设备，如图1所示，包括:
[0081]第一芯片100和第二芯片200 ；
[0082]上述第一芯片100为本发明实施例提供的任意一项的集成音频编解码器的芯片；具体请参阅图1?5，以及对应说明。
[0083]上述第二芯片200集成有本发明实施例提供的任意一项的第二音频编解码模块102。具体请参阅图1?5，以及对应说明。
[0084]可选地，上述第一音频编解码模块101的输入端连接麦克风或线性模拟信号输入设备。可选地，上述第二音频编解码模块102的输出端连接听筒、喇叭、耳机中的至少一项。
[0085]值得注意的是，上述集成音频编解码器的芯片实施例中，所包括的各个模块只是按照功能逻辑进行划分的，但并不局限于上述的划分，只要能够实现相应的功能即可，各模块若位于同一芯片内，可以进行组合；另外，各功能单元的具体名称也只是为了便于相互区分，并不用于限制本发明的保护范围。
[0086]以上仅为本发明较佳的【具体实施方式】，但本发明的保护范围并不局限于此，任何熟悉本【技术领域】的技术人员在本发明实施例揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
【权利要求】
1.一种集成音频编解码器的芯片，其特征在于，包括: 集成于第一芯片的数字处理器和音频编解码器的第一音频编解码模块； 所述第一音频编解码模块包含音频编解码器的模块中，抗干扰能力高于第一预设值且功率低于第二预设值的模块； 所述第一音频编解码模块具有与第二音频编解码模块连接的接口 ；所述第二音频编解码模块包含音频编解码器的模块中，除第一音频解码模块外的其他模块。
2.根据权利要求1所述集成音频编解码器的芯片，其特征在于，所述抗干扰能力高于第一预设值且功率低于第二预设值的模块包括: 模拟输入模块、模数转换模块、数模转换模块、数字信号处理模块、第二数模转换模块以及第一数字接口模块； 模拟输入模块的输出端连接模数转换模块的输入端、模数转换模块的输出端连接数字信号处理模块的第一输入端，数字信号处理模块的第一输出端连接数模转换模块的输入端、数模转换模块的输出端作为与第二音频编解码模块连接的接口 ；所述数字信号处理模块的第二输入端和第二输出端与第一数字接口模块连接， 所述模拟输入模块的输入端为接收第一模拟信号的接口，模拟输入模块将接收的第一模拟信号发送给模数转换模块，模数转换模块将接收到的第一模拟信号转换为第一数字信号发送给数字信号处理模块； 数字信号处理模块将处理后的第二数字信号发送给数模转换模块，数模转换模块将接收到的第二数字信号转换为第二模拟信号后从输出端输出； 所述第一数字接口模块提供连接所述数字处理器的接口。
3.根据权利要求2所述集成音频编解码器的芯片，其特征在于，所述第二音频编解码模块为模拟输出模块，所述第二音频编解码模块所在的芯片还集成有:电源管理芯片； 所述模拟输出模块的输入端连接所述数模转换模块的输出端，模拟输出模块的输出端作为模拟音频的输出接口 ；模拟输出模块控制接收到的模拟信号从输出接口输出；所述电源管理芯片为所述模拟输出模块提供供电管理功能。
4.根据权利要求2所述集成音频编解码器的芯片，其特征在于，所述第二音频编解码模块为:模拟输出模块，所述第二音频编解码模块所在的芯片还集成有:实时时钟芯片； 所述模拟输出模块的输入端连接所述数模转换模块的输出端，模拟输出模块的输出端作为模拟音频的输出接口 ；模拟输出模块控制接收到的模拟信号从输出接口输出；所述实时时钟芯片为所述模拟输出模块提供实时时钟功能。
5.根据权利要求2所述集成音频编解码器的芯片，其特征在于，所述第二音频编解码模块为音频功放芯片； 所述音频功放芯片的输入端连接所述数模转换模块的输出端，音频功放芯片的输出端作为模拟音频的输出接口； 音频功放芯片对接收到的模拟信号进行处理后从输出接口输出。
6.根据权利要求5所述集成音频编解码器的芯片，其特征在于，所述音频功放芯片为耳放芯片。
7.根据权利要求2至6任意一项所述集成音频编解码器的芯片，其特征在于，所述第一芯片包括:电源管理模块、第二数字接口模块和时钟模块； 所述第二数字接口模块与所述第一数字接口模块连接，作为第一音频编解码模块与数字处理器之间的通信接口； 电源管理模块控制所述数字处理器各模块的开关，时钟模块为数字处理器提供时钟功倉泛。
8.根据权利要求7所述集成音频编解码器的芯片，其特征在于， 所述电源管理模块和所述时钟模块还具有与所述第一音频编解码模块连接的接口 ；所述电源管理模块还控制所述第一音频编解码模块的开关，时钟模块还为第一音频编解码模块提供时钟功能。
9.一种终端设备，其特征在于，包括: 笛——甘&知笛一甘1=^ 弟 心/T和弟一心/T ； 所述第一芯片为权利要求1至7任意一项的集成音频编解码器的芯片； 所述第二芯片集成有权利要求1至7任意一项的第二音频编解码模块。
10.根据权利要求9所述终端设备，其特征在于，第一音频编解码模块的输入端连接麦克风或线性模拟信号输入设备； 所述第二音频编解码模块的输出端连接听筒、喇叭、耳机中的至少一项。
【文档编号】G10L19/16GK104240708SQ201310246726
【公开日】2014年12月24日 申请日期:2013年6月20日 优先权日:2013年6月20日
【发明者】付士明, 文涛, 叶顺舟, 林毅, 吴付利 申请人:重庆重邮信科通信技术有限公司