一种适用于flash mcu的蜂鸣驱动器的制造方法
【技术领域】
[0001]本实用新型涉及蜂鸣器领域，特别是涉及一种适用于FLASH MCU的蜂鸣驱动器。
【背景技术】
[0002]蜂鸣器是一种一体化结构的电子讯响器，采用直流电压供电，广泛应用于计算机、打印机、复印机、报警器、电子玩具、汽车电子设备、电话机、定时器等电子产品中作发声器件。
[0003]单片机驱动他激蜂鸣器的方式有两种:一种是PWM输出口直接驱动，另一种是利用I/o定时翻转电平产生驱动波形对蜂鸣器进行驱动。其中，PWM输出口直接驱动是利用PWM输出口本身可以输出一定的方波来直接驱动蜂鸣器。
【实用新型内容】
[0004]本实用新型的目的在于克服现有技术的不足，提供一种适用于FLASH MCU的蜂鸣驱动器，由频率输入端、分频器、复用器、计数器、比较器、触发器、频率输出端和控制寄存器组成，结构简单，体积小巧，可通过控制寄存器控制分频器的时钟选择，还可通过控制寄存器控制蜂鸣器的周期数据。
[0005]本实用新型的目的是通过以下技术方案来实现的:一种适用于FLASH MCU的蜂鸣驱动器，它包括依次连接的频率输入端、分频器、复用器、计数器、比较器、触发器和频率输出端，比较器的输入端还与缓冲器连接，所述的分频器和缓冲器还与控制寄存器连接，所述触发器还与使能控制端连接。
[0006]进一步的，所述触发器通过第一三态缓冲器A与频率输出端连接，第一三态缓冲器A的控制端与控制寄存器连接。
[0007]进一步的，本实用新型还包括第二三态缓冲器B和或门电路C，或门电路C的第一输入端与比较器的输出端连接，或门电路C的第二输入端分别与触发器和控制寄存器连接，或门电路C的输出端与第二三态缓冲器B的控制端连接，第二三态缓冲器B的输入端与控制寄存器连接，第二三态缓冲器B的输出端与缓冲器连接。
[0008]进一步的，所述计数器为6-bit计数器，所述比较器为6-bit比较器，所述控制寄存器为8-bit寄存器。
[0009]进一步的，所述的频率输入端通过非门电路D与分频器连接。
[0010]进一步的，所述分频器为一分四分频器。
[0011]本实用新型的有益效果是:本实用新型所提出的一种适用于FLASH MCU的蜂鸣驱动器，由频率输入端、分频器、复用器、计数器、比较器、触发器、频率输出端和控制寄存器组成，结构简单，体积小巧，可通过控制寄存器控制分频器的时钟选择，还可通过控制寄存器控制蜂鸣器的周期数据。
【附图说明】
[0012]图1为本实用新型中蜂鸣驱动器的结构框图。
【具体实施方式】
[0013]下面结合附图进一步详细描述本实用新型的技术方案，但本实用新型的保护范围不局限于以下所述。
[0014]如图1所示，一种适用于FLASH MCU的蜂鸣驱动器，它包括依次连接的频率输入端、分频器、复用器、计数器、比较器、触发器的T端和频率输出端，比较器的输入端还与缓冲器连接，所述的分频器和缓冲器还与控制寄存器连接，所述触发器的R端还与使能控制端连接，频率输出端与蜂鸣器连接。
[0015]进一步的，所述触发器的Q端通过第一三态缓冲器A与频率输出端连接，第一三态缓冲器A的控制端与控制寄存器连接。
[0016]进一步的，本实用新型还包括第二三态缓冲器B和或门电路C，或门电路C的第一输入端与比较器的输出端连接，或门电路C的第二输入端分别与触发器的R端和控制寄存器连接，或门电路C的输出端与第二三态缓冲器B的控制端连接，第二三态缓冲器B的输入端与控制寄存器连接，第二三态缓冲器B的输出端与缓冲器连接。
[0017]进一步的，所述的频率输入端通过非门电路D与分频器连接。
[0018]进一步的，所述分频器为一分四分频器。
[0019]进一步的，所述计数器为6-bit计数器，所述比较器为6-bit比较器。
[0020]进一步的，所述控制寄存器为8-bit寄存器，存储有时钟选择控制信号和蜂鸣器输出周期控制信号，其中0-5位为蜂鸣器输出周期控制信号，6-7位为时钟选择控制信号。时钟选择控制信号输出给分频器，蜂鸣器输出周期控制信号输出给缓冲器。
[0021]本实用新型中，使能控制端控制蜂鸣器的工作状态，当蜂鸣器开始工作时，计数器被清零，频率输出端输出状态为0，计数器开始往上计数。如果计数器值和周期数据(即控制寄存器中蜂鸣器输出周期控制信号)相等时，频率输出端的输出状态被固定，计数器被清零。
[0022]当计数器溢出时，也可使计数器清零，控制寄存器中蜂鸣器输出周期控制信号决定蜂鸣器的输出频率。
【主权项】
1.一种适用于FLASH MCU的蜂鸣驱动器，其特征在于:它包括依次连接的频率输入端、分频器、复用器、计数器、比较器、触发器和频率输出端，比较器的输入端还与缓冲器连接，所述的分频器和缓冲器还与控制寄存器连接，所述触发器还与使能控制端连接。2.根据权利要求1所述的一种适用于FLASHMCU的蜂鸣驱动器，其特征在于:所述触发器通过第一三态缓冲器A与频率输出端连接，第一三态缓冲器A的控制端与使能控制端连接。3.根据权利要求1所述的一种适用于FLASHMCU的蜂鸣驱动器，其特征在于:还包括第二三态缓冲器B和或门电路C，或门电路C的第一输入端与比较器的输出端连接，或门电路C的第二输入端分别与触发器和使能控制端连接，或门电路C的输出端与第二三态缓冲器B的控制端连接，第二三态缓冲器B的输入端与控制寄存器连接，第二三态缓冲器B的输出端与缓冲器连接。4.根据权利要求1所述的一种适用于FLASHMCU的蜂鸣驱动器，其特征在于:所述计数器为6-bit计数器，所述比较器为6-bit比较器，所述控制寄存器为8-bit寄存器。5.根据权利要求1所述的一种适用于FLASHMCU的蜂鸣驱动器，其特征在于:所述的频率输入端通过非门电路D与分频器连接。6.根据权利要求1所述的一种适用于FLASHMCU的蜂鸣驱动器，其特征在于:所述分频器为一分四分频器。
【专利摘要】本实用新型公开了一种适用于FLASH？MCU的蜂鸣驱动器，它包括依次连接的频率输入端、分频器、复用器、计数器、比较器、触发器和频率输出端，比较器的输入端还与缓冲器连接，所述的分频器和缓冲器还与控制寄存器连接，所述触发器还与使能控制端连接。本实用新型由频率输入端、分频器、复用器、计数器、比较器、触发器、频率输出端和控制寄存器组成，结构简单，体积小巧，可通过控制寄存器控制分频器的时钟选择，还可通过控制寄存器控制蜂鸣器的周期数据。
【IPC分类】G10K9/12
【公开号】CN204991123
【申请号】CN201520645133
【发明人】杨勇
【申请人】四川芯联发电子股份有限公司
【公开日】2016年1月20日
【申请日】2015年8月25日