专利名称：屏蔽层制造方法
屏蔽层制造方法技术领域
本发明是涉及一种屏蔽层制造方法，特别是涉及一种能够以真空溅镀法在单颗IC 芯片上制造屏蔽层的方法。
背景技术：
随着科技的进步，电子产品愈来愈小型化，但其功能却是愈来愈强大。因此电子产品内部的集成电路(Integrated Circuit, IC)复杂度及密度日渐升高,其内部的传输导线及电源等部份，或电路板上其它具有较高的工作频率的电子组件都会对外发出电磁波，如此很容易与其它组件产生电磁干扰(Electromagnetic Interference,EMI)的情况,使得电路无法正常运作。因此，如何克服电磁干扰对电路的影响已经成为一个重要的议题。
一般来说，传统的电路板中常看到以金属外壳包覆住电路板的一部分，藉以保护电路板不受电磁干扰的影响。如图1所示，金属外壳11包覆住电路板I的IC芯片12，以解决电磁干扰的问题，但由于金属外壳11需要独立的制作程序，且需要额外的人工将其组成于电路板I上，成本十分高昂。另外，金属外壳I常以焊接或其它方式固定于电路板I上， 如此则增大了电路板I的尺寸，如IC芯片12需要维修或替换时，需要拆装金属外壳11，十分不便且容易造成电路板I损坏。而散热方面也是一个很大的问题。
请参看图2，其为另外一种常见的IC屏蔽层，此方式为在一有若干个IC芯片22的电路板2上形成一屏蔽层21。此方式需要于电路板2的制造过程中加入制作屏蔽层21的程序，已破坏了原本的制作程序，使用上十分不便。且此方式只能一次在若干个IC芯片上形成屏蔽层，再切割成单颗IC芯片使用，无法直接在单颗IC芯片上形成屏蔽层，弹性上也有其限制。因此，如何改善已知技术中，IC金属外壳的笨重、成本高昂、散热不佳等问题及已知技术中，于若干IC芯片上形成屏蔽层的使用不便及弹性不佳等问题即为本发明所欲解决的问题。发明内容
有鉴于上述已知技术的不足点，本发明的目的在于提供一种屏蔽层制造方法，以解决已知技术中IC金属外壳的笨重、成本高昂、散热不佳等问题及已知技术中，于若干IC 芯片上形成屏蔽层使用不便及弹性不佳等问题。
根据本发明的目的，提出一种屏蔽层制造方法，其包含下列步骤以一遮蔽治具遮蔽若干个集成电路(IC)芯片，并将其固定于一工件架上；将一腔室抽真空至一预处理真空度；当该腔室的真空度达到一工作真空度时，持续通入一可电浆化的气体，并对该若干个 IC芯片的表面的一封装材料进行离子轰击，使该封装材料的表面形成一碳悬键衔接层；以若干种真空溅镀法在该碳悬键衔接层上形成一第一镀膜层及一第二镀膜层；以及破真空， 取出完成镀膜的该若干个IC芯片。
其中，该若干种真空镀膜法包含中频溅镀、直流溅镀或多弧离子镀。
其中，该第一镀膜层 为一金属衔接层，其以中频溅镀或多弧离子镀形成。
其中，该第二镀膜层为一金属屏蔽层，其以中频溅镀或多弧离子镀形成。
其中，该金属屏蔽层还可以交替使用中频溅镀及多弧离子镀以一混合镀法形成。
其中，该混合镀法包含金属与非金属混镀、不同颗粒大小的同种金属混镀及两种金属混镀。
其中，还包含下列步骤以该若干种真空溅镀法形成一第三镀膜层于该第二镀膜层之上。该第三镀膜层为一抗氧化层，其以直流溅镀或中频溅镀形成。
其中，该可电浆化的气体为氩气。
其中，该预处理真空度为1X10_5托耳(Torr)。
其中，该工作真空度为I X Kr3 KT4Torr。
承上所述，依本发明的屏蔽层制造方法，其可具有一或多个下述优点
(I)此屏蔽层制造方法是直接在IC芯片上形成屏蔽层，因此没有已知技术中IC金属外壳的笨重、成本高昂、散热不佳等问题。
(2)此屏蔽层制造方法是直接在IC芯片上形成屏蔽层，因此不需要像已知技术中，于若干IC芯片上形成屏蔽层时，需要于电路板的制造过程中加入制作屏蔽层的程序， 因此其使用方便且弹性较佳。
(3)此屏蔽层制造方法不需要像已知技术中，于一块包含有若干IC芯片的电路板上形成屏蔽层时，需使用一“预切割”的程序，因此较为简易。
(4)此屏蔽层制造方法可以在IC芯片表面一次形成EMI屏蔽层与保护层等具不同功效的膜层。
(5)此屏蔽层制造方法可在同一设备中执行离子轰击、偏压、直流溅镀、中频溅镀及多弧离子镀等PVD制程，且利用PVD制程可使镀上的膜层更具有附着力。
图1为已知技术的IC金属外壳的不意图2为已知技术的IC屏蔽层的示意图3为本发明的屏蔽层制造方法的一个实施例的屏蔽层构造图
图4为本发明的屏蔽层制造方法的一个实施例的流程图5为本发明的屏蔽层制造方法的一个实施例的流程图6为本发明的屏蔽层制造方法的一个实施例的设备示意图。
附图标记说明
1、2 : 电路板，
11:金属外壳，
12,22 IC 芯片，
21:屏蔽层，
31:封装材料，
32:碳悬键衔接层，
33:金属衔接层，
34:金属屏蔽层，
35:抗氧化层，
S41 S47 :步骤流程，
S51 S57 :步骤流程，
61 :三个多弧靶，
62:四个多弧靶，
63 66、69 72 :圆柱靶，
67 :工件架传动与偏压系统，
68 :工件架。
具体实施方式
以下将参照相关附图，说明依本发明的屏蔽层制造方法的实施例，为使便于理解， 下述实施例中的相同组件是以相同的符号标示来说明。
请一并参看图3及图4，其分别为本发明的屏蔽层制造方法的一个实施例的屏蔽层构造图及本发明的屏蔽层制造方法的一个实施例的流程图。
在步骤S41中，以遮蔽治具遮蔽若干个IC芯片，并将其固定于工件架上。
在步骤S42中，将腔室抽真空至预处理真空度中。
在步骤S43中，当该腔室的真空度达到一工作真空度时，持续通入一可电浆化的气体，并对若干个IC芯片的表面的封装材料进行离子轰击，使封装材料上形成碳悬键衔接层。
在步骤S44中，利用真空溅镀法在碳悬键衔接层上形成金属衔接层。
在步骤S45中，藉由真空溅镀法在金属衔接层上形成金属屏蔽层。
在步骤S46，由真空溅镀法在金属屏蔽层上形成抗氧化层。
在步骤S47中，破真空，取出完成镀膜的若干个IC芯片。
在步骤S41中，首先需替IC芯片加上真空派镀(Vacuum Sputtering)制程用的遮蔽治具，并置入工件架的转轴的治具上。
在步骤S42中，需抽真空至预处理真空度。当真空度达工作真空度时，则进入步骤 S43，此时需先通入可电浆化的气体，例如氩气(Ar)等，并对工件架施加偏压，此时，可电浆化的气体会转变成为电浆，再对IC芯片上的封装材料31进行离子轰击约四至六分钟。经过离子轰击的封装材料31上的碳氢键结或碳系键结会被打断，而留下碳悬浮键，而形成碳悬键衔接层32。此方法可大大的提高金属层对于塑料基材的附着力，使得随后镀上的金属膜层更不易脱落。
在步骤S44中，使 用者持续通入可电浆化的气体进入腔室中作为工作气体，并保持真空度在工作真空度。如图3所示，此步骤为形成金属衔接层33于碳悬键衔接层32之上，利用金属靶材进行溅镀，金属靶材可为铁(Fe)、铬(Cr)、锆(Zr)、硅(Si)、钨(W)或钛 (Ti)等可碳化金属材料，同时通入含碳的反应气体并以真空溅镀法进行溅镀，而此真空溅镀法可为中频溅镀。而含碳的反应气体可为乙炔(C2H2)或甲烷(CH4)等气体。
步骤S45则为形成一金属屏蔽层34，如图3所示，此层位于金属衔接层33之上，需镀上高导电金属以用来防护电磁干扰(Electromagnetic Interference,EMI)的现象，而高导电金属可为银(Ag)、铜(Cu)、铝(Al)或铜银合金(Cu-Ag)等，并且使用真空溅镀法来进行镀膜，而此真空溅镀法可为中频溅镀或多弧离子镀，或交替使用中频溅镀及多弧离子镀，并以一混合镀法镀上此金属屏蔽层，而混合镀法可为混镀二种不同的金属、混镀不同粗细的粒子及混镀金属与非金属。
接下来则进入步骤S46，如图3所示，此步骤为形成抗氧化层35于金属屏蔽层34 之上，此层有防止金属屏蔽层氧化的作用，并且可依需求镀上各种不同的颜色，以达到美观的效果。如图3所示，抗氧化层的材料可为金属，如不锈钢(SUS)、镍(Ni)、锡(Sn)、铬(Cr) 或钛(Ti)等；或为非金属，如碳化钛(TiC)、氮化钛(TiN)及碳氮化钛(TiCN)等化合物。用于此层的真空溅镀法可为直流溅镀或中频溅镀。
最后则进入步骤S47，破真空，并取出完成镀膜的若干个IC芯片。
值得一提的是，已知技术的在一块包含有若干IC芯片的电路板上形成屏蔽层的方法需要在电路板上进行一“预切割”的程序，待镀上屏蔽层的后再进行切割。而本发明的方法可直接在单颗IC芯片上镀屏蔽层，不需要经过“预切割”的程序，因此不会变更原来的生产流程。
请参看图5，其为本发明的屏蔽层制造方法的一个实施例的流程图。
在步骤S51中，以遮蔽治具遮蔽若干个IC芯片，并将其固定于工件架上。
在步骤S52中，将腔室抽真空至I X 10_5托耳(Torr)。
在步骤S53中，当腔室的真空度至1X10_3 10_4托耳(Torr)时，通入氩气，并对工件架施加偏压，再对若干个IC芯片的表面的封装材料进行离子轰击，使封装材料上形成碳悬键衔接层。
在步骤S54中，通入乙炔(C2H2)/甲烷(CH4)，并混合碳化钛/钛(TiC/Ti)进行中频溅镀在碳悬键衔接层上形成金属衔接层。
在步骤S55中，藉由多弧离子镀在金属衔接层上镀铜(Cu)形成金属屏蔽层。
在步骤S56中，由中频溅镀在金属屏蔽层上镀不锈钢(SUS)或镍(Ni)以形成抗氧化层。
在步骤S57中，破真空，取出完成镀膜的若干个IC芯片。
请同时参看图5及图6，图6为本发明的屏蔽层制造方法的一个实施例的设备示意图。
首先是步骤S51，以遮蔽治具遮蔽若干个IC芯片，并将其固定于工件架68上，通常在工件架68上架设转轴，转轴上设有治具，而IC芯片可置于治具上。
在步骤S52中，抽真空至lX10_5Torr。
此时进入步骤S53中，当真空度至I X 10_3 10_4Torr时，通入氩气，并以工件架传动与偏压系统67对工件架68施加偏压，再对若干个IC芯片的表面的封装材料进行离子轰击，使封装材料上形成碳悬键衔接层。
步骤S54利用工件架传动与偏压系统67将工件架68上的待镀物体移动至圆柱靶 63及64处，并通入乙炔(C2H2)/甲烷(CH4)，并以圆柱靶63及64(Ti靶)混合碳化钛/钛 (TiC/Ti)进行中频溅镀形成金属衔接层，其为一渐变镀膜层，可增加附着力，而当然也可以利用多 弧靶进行多弧离子镀，端看实际应用需求及设备而定，本发明并不以此为限。
步骤S55利用工件架传动与偏压系统67将工件架68上的待镀物体移动至三个多弧靶61处，并利用藉由三个多弧靶61执行多弧离子镀，在金属衔接层上镀铜(Cu)形成金属屏蔽层，当然也可以利用四个多弧靶62来进行多弧离子镀，或两者同时使用。同样的，此步骤也可以使用圆柱靶来进行中频溅镀，或使用多弧靶及圆柱靶交替执行多弧离子镀及中频溅镀，并以一混合镀法来制备此金属屏蔽层。例如，首先以圆柱靶(Cu靶)69、70、71及 72进行中频溅镀，其工作压力约为4. 8X 10—1帕(Pa)，工作气体为氩气，气体流量约为70 100 标准状态毫升 / 分(standard cubic centimeter per minute, sccm),圆柱革巴69、70、71 及72电压为662V，电流为8 13V，而频率约为30 50KHz，并持续镀镆约15 30分钟。 完成镀膜之后，利用工件架传动与偏压系统67移动工件架68，再利用四个多弧靶62来进行多弧离子镀，其工作压力约为1. 7X10_°Pa，工作气体为氩气，气体流量约为150 200SCCm， 而电流保持在约30 50A，电压保持在约20V，并持续镀镆约15 60分钟。完成镀膜后， 即可得到一粗颗粒及细颗粒混合的Cu层，以作为电磁屏蔽层。当然也可以使用两种不同的金属或使用金属及非金属来进行上述的步骤。
步骤S56利用工件架传动与偏压系统67将工件架68上的待镀物体移动至圆柱靶 64、65处，并利用圆柱靶64、65进行中频溅镀，在金属屏蔽层上镀不锈钢(SUS)或镍(Ni)， 当然也可以利用直流溅镀完成，端看实际应用需求及设备而定，本发明并不以此为限。
最后步骤S58，需先利用工件 架传动与偏压系统67使工件架持续转动数分钟，以达到冷却的效果，然后开始通入气体至腔室以破真空，即可取出完成镀膜的若干个IC芯片。
附带一提的是，镀在IC芯片上的膜层数也不限于三个，可依需求增加或减少，本发明并不以此为限。
综上所述，本发明的屏蔽层制造方法改善了已知技术中IC金属外壳笨重、成本高昂且散热不佳等缺点。另外，本发明可直接在单颗IC芯片上利用多种真空溅镀法制作EMI 防护层及抗氧化层等多功能的结构，且不需要经过“预切割”的程序，不会破坏原来的生产程序。还可视情况更换或交替使用各种不同的真空溅镀法来进行镀膜的程序，因此使用上有很好的弹性。再者，本发明利用可碳化金属及真空溅镀法形成渐变镀膜层，膜层之间的附着力较已知技术更好。
以上所述仅为举例性，而非为限制性。任何未脱离本发明的精神与范畴，而对其进行的等效修改或变更，均应包含于本申请的权利要求中。
权利要求
1.一种屏蔽层制造方法，其包含下列步骤 以一遮蔽治具遮蔽若干个集成电路芯片，并将其固定于一工件架上； 将一腔室抽真空至一预处理真空度； 当所述腔室的真空度达到一工作真空度时，持续通入一可电浆化的气体，并对所述若干个集成电路芯片的表面的一封装材料进行离子轰击，使所述封装材料的表面形成一碳悬键衔接层； 以若干种真空溅镀法在所述碳悬键衔接层上形成一第一镀膜层及一第二镀膜层；以及 破真空，取出完成镀膜的所述若干个集成电路芯片。
2.如权利要求1所述的屏蔽层制造方法，其特征在于所述若干种真空镀膜法包含一中频溅镀、一直流溅镀或一多弧离子镀。
3.如权利要求2所述的屏蔽层制造方法，其特征在于所述第一镀膜层为一金属衔接层，其以所述中频溅镀或所述多弧离子镀形成。
4.如权利要求2所述的屏蔽层制造方法，其特征在于所述第二镀膜层为一金属屏蔽层，其以所述中频溅镀或所述多弧离子镀形成。
5.如权利要求4所述的屏蔽层制造方法，其特征在于所述金属屏蔽层交替使用所述中频溅镀及所述多弧离子镀以一混合镀法形成。
6.如权利要求5所述的屏蔽层制造方法，其特征在于所述混合镀法包含一金属混镀与一非金属混镀、不同颗粒大小的同种金属混渡及两种金属混镀。
7.如权利要求2所述的屏蔽层制造方法，其特征在于还包含下列步骤以所述若干种真空溅镀法形成一第三镀膜层于所述第二镀膜层之上。
8.如权利要求7所述的屏蔽层制造方法，其特征在于所述第三镀膜层为一抗氧化层，其以所述直流溅镀或所述中频溅镀形成。
9.如权利要求1所述的屏蔽层制造方法，其特征在于所述可电浆化的气体为一氩气。
10.如权利要求1所述的屏蔽层制造方法，其特征在于所述预处理真空度为1X10_5托耳。
11.如权利要求1所述的屏蔽层制造方法，其特征在于所述工作真空度为1X10—3 10_4托耳。
全文摘要
本发明公开了一种屏蔽层制造方法，能以多种真空溅镀法在单颗IC芯片上制造屏蔽层，其包含下列步骤以遮蔽治具遮蔽若干个IC芯片，并将其固定于工件架上；将腔室抽真空至一预处理真空度；当腔室的真空度到达工作真空度时，持续通入可电浆化的气体，并对若干个IC芯片的表面的封装材料进行离子轰击，使封装材料上产生碳悬键衔接层；以若干种真空溅镀法在碳悬键衔接层上依序形成一第一镀膜层、一第二镀膜层、一第三镀膜层；以及破真空，取出完成镀膜的若干个IC芯片。本发明可在同一设备中执行离子轰击、偏压、直流溅镀、中频溅镀及多弧离子镀等PVD制程，且利用PVD制程可使镀上的膜层更具有附着力。
文档编号C23C14/04GK103050375SQ20121000360
公开日2013年4月17日 申请日期2012年1月6日 优先权日2011年10月14日
发明者邱耀弘, 柳朝纶, 范淑惠 申请人:晟铭电子科技股份有限公司