一种微流体阵列控制器的制备方法与流程

本发明涉及微流体控制技术领域，尤其涉及一种微流体阵列控制器的制备方法。

背景技术

微流体控制是一种利用电压信号控制色素液滴的移动、分割、融合等操作的控制技术，它是实现微型电化学、化学、医疗和生物芯片的核心技术之一。

现有方法制备的微流体控制器一般使用阵列化的控制电极来实现微流体控制。但现有的微流体控制器，受互连引线数量的限制，其电极阵列的规模远远达不到使用需求，严重阻碍了微流体控制芯片的推广应用。

现有方法制备的微流体阵列控制器的结构如图1所示，若阵列的规模为m×n，为了给每个微流体通道器件施加电压，需要引出m×n+1条引出线。采用这种方法，随着阵列规模的增大，引线数量呈几何倍数的增大，不仅使阵列制备难度增大，而且导致外围控制电路复杂，体积庞大。而且，微流体控制需要较高的电压，一般情况下需要大于50v，现有的微流体阵列控制制备技术无法满足要求。

现有微流体阵列控制器的制备方法面临如下挑战：规模较大的控制电极阵列具有数量庞大的电极，为了实现色素液滴控制，需要配置数量巨大的互连引线，不仅使阵列制备难度增大，而且导致外围控制电路复杂，体积庞大，不利于制备方法的批量应用。

技术实现要素：

鉴于上述的分析，本发明实施例旨在提供一种微流体阵列控制器的制备方法，用以解决现有技术不易实现大规模流体阵列控制的问题。

一方面，本发明实施例提供了一种微流体阵列控制器的制备方法，包括如下步骤：

制备微流体控制单元，所述微流体控制单元包括微流体通道器件、薄膜晶体管器件、电容；

按预设需求选取电源1、电源2；

将m×n个所述微流体控制单元排列成m×n阵列，所述阵列中，每一行，所有薄膜晶体管器件的栅电极连接，并与对应的行控制信号连接；每一列，所有薄膜晶体管器件的源电极连接，并与对应的列控制信号连接；所有薄膜晶体管器件的漏电极通过对应的微流体通道器件与电源1连接，并通过对应的电容与电源2连接。

上述技术方案的有益效果如下：通过行控制信号和列控制信号可以精确控制制得的每个微流体控制单元中微流体通道器件的工作状态，具体地，通过行方向的薄膜晶体管器件栅电极引线选通一行，再通过列方向的薄膜晶体管器件源电极引线向目标微流体通道器件内部写入电压值。通过栅引线的依次选通，实现整个阵列中电压值的设置，从而实现微流体控制。对于m×n阵列，其引线仅为m+n+2条，与背景技术中所述现有微流体阵列控制器相比，引线数量明显降低。当m＝100和n＝100时，引线数量仅为202，远远小于现有微流体阵列控制方法中的10001条。显然，这种方法通过将微流体通道器件、薄膜晶体管器件、电容进行了创造性结合，能够实现大规模的微流体阵列控制，为微流体控制芯片的实用化提供新的技术途径。

基于上述方法的另一个实施例中，所述制备微流体控制单元的步骤包括：

在硅片或第一玻璃衬底上制备微流体控制单元的控制层，所述控制层包括薄膜晶体管器件和电容；

在所述控制层上制备钝化层，在所述钝化层上预设位置制作通孔；

在所述钝化层上制备微流体控制单元的微流体通道层，所述微流体通道层包括微流体通道器件；所述微流体通道器件的底部电极通过所述通孔与所述电容的顶电极和所述薄膜晶体管器件的漏电极电气连接；

在所述微流体通道器件的通道区内注入液体。

上述技术方案的有益效果是：使用上述制备方法能够将薄膜晶体管器件、电容以及微流体通道器件集成于一体，彼此之间无须导线连接即可实现电气连接。

进一步，所述在硅片或第一玻璃衬底上制备微流体控制单元的控制层的步骤包括：

在硅片或第一玻璃衬底上制备所述薄膜晶体管器件的栅电极和所述电容的地电极；

在所述栅电极和地电极上制备绝缘层，所述绝缘层与薄膜晶体管器件栅电极对应的部分为栅绝缘层，所述绝缘层与所述电容地电极对应的部分为所述电容的绝缘层；

在所述栅绝缘层上制备所述薄膜晶体管器件的半导体层；

在所述半导体层上制备所述薄膜晶体管器件的源电极、漏电极；其中，所述源电极、漏电极设置于所述半导体层两侧，且与所述半导体层接触；在所述电容的绝缘层上制备所述电容的顶电极，所述漏电极和所述顶电极电气连接。

上述进一步方案的有益效果是：上述结构能够利用薄膜晶体管的开关状态控制微流体通道器件上的电压，即薄膜晶体管起到选通的作用。

进一步，所述制备微流体控制单元的微流体通道层的步骤包括：

在所述钝化层上采用金属制备所述微流体通道器件的底部电极；所述金属贯穿所述通孔，使得所述底部电极与所述电容的顶电极和所述薄膜晶体管器件的漏电极形成电气连接；

在所述底部电极上制备微流体通道器件的绝缘层；

在所述微流体通道器件的绝缘层上制备底部疏水层；

在第二玻璃衬底上制备顶部电极，在所述顶部电极上制备顶部疏水层，得到微流体通道器件的顶部结构；

将所述顶部结构从下至上按顶部疏水层、顶部电极、玻璃衬底顺序悬浮于底部疏水层上方，使顶部疏水层和底部疏水层之间形成通道区。

上述进一步方案的有益效果是：通过设计并制备微流体通道器件的绝缘层，使得本发明的微流体控制电压降到20v左右，与现有技术的50v相比，控制电压明显降低，能够满足使用需求。

进一步，所述微流体阵列控制器的制备方法还包括如下步骤：

在所述半导体层上方的顶部电极上制备一个与所述半导体层面积重叠的窗口；

在所述通道区边缘制备亲水性绝缘材料的侧墙；所述亲水性绝缘材料的侧墙与顶部疏水层不接触。

上述进一步方案的有益效果是：所述窗口用于减小顶部电极上较高的电压对薄膜晶体管开关状态可能造成的干扰，并降低电容和微流体通道器件上的泄露电流和泄露压降。在边缘通道区制备的亲水性绝缘材料的侧墙，可以起到限制微流体通道内液体位置的作用。

进一步，制备所述钝化层的工艺为化学气相淀积或物理气相淀积，所用材料为氧化硅、氧化铪、氧化铝、氧化钛、氮化硅、派瑞林中的至少一种，厚度为100nm～2μm；

在钝化层上制作通孔的工艺为光刻和刻蚀工艺；

所述微流体通道器件的通道区高度小于120μm。

所述液体为硅油、水或有机材料中的至少一种。

上述进一步方案的有益效果是：由于微流体通道器件的工作电压相对较高，采用较高质量的介质层，即微流体通道器件的绝缘层能够提高钝化层的耐压能力。派瑞林材料能够在室温下生长，因此能够降低微流体阵列控制器的制备温度。氧化铝、氧化钛、氧化铪、氧化硅可以使用化学气相淀积的方法制备，例如，等离子体气相淀积、原子层淀积等，具有较高的加工质量和均匀性，能够降低钝化层的漏电特性，并提高钝化层的耐压能力。经过试验优化，微流体通道器件的通道区高度需低于120μm，否则，微流体通道器件内液体的运动效率将大大降低，甚至无法驱动。微流体通道内除水溶液外，填充入硅油或者正十二烷等有机物，能够大幅度降低液体移动时的粘滞阻力，降低微流体阵列控制器的驱动电压，提高液体驱动效率。

进一步，制备所述栅电极、地电极的工艺为物理气相淀积工艺和光刻工艺，所用材料为金属，二者厚度各为50～300nm；

制备所述栅绝缘层和电容的绝缘层的工艺为材料为化学气相淀积工艺，所用材料为氧化硅、氧化铪、氧化铝、氧化钛、氮化硅中的至少一种，厚度为50nm～1μm；

制备所述半导体层的工艺为物理气相淀积或化学气相淀积工艺，以及光刻工艺，所用材料为非晶硅、氧化铟镓锌、氧化锌、氧化锡、多晶硅中的至少一种，厚度为10～100nm；

制备所述源电极、漏电极的工艺为物理气相淀积工艺和光刻工艺，所用材料为同一金属，二者之间距离为1～50μm；所述顶电极的宽度、长度分别为10～1500μm，厚度为50～300nm。

上述进一步方案的有益效果是：为了保证薄膜晶体管器件对电容和微流体通道器件的驱动能力，需要提高薄膜晶体管器件的驱动能力。经优化发现，薄膜晶体管的沟道长度，即源电极和漏电极之间的距离应介于1～50μm区间内，大于50μm将降低器件的驱动能力，低于1μm，薄膜晶体管可能漏电恶化，降低微流体阵列控制器的驱动效率。

进一步，制备所述底部电极和顶部电极的工艺为物理气相淀积工艺和光刻工艺，所用材料为金属；所述顶部疏水层和底部疏水层之间的距离为1～120μm；

制备所述微流体通道器件的绝缘层的工艺为化学气相淀积工艺，所用材料为氧化硅、氧化铪、氧化铝、氧化钛、氮化硅、派瑞林、su8光刻胶中的至少一种，厚度为30nm～10μm；

制备所述底部疏水层和顶部疏水层的工艺为化学气相淀积工艺或旋涂工艺，所用材料为有机疏水材料或微纳尺度超疏水材料，二者厚度各为1～200nm。

上述进一步方案的有益效果是：顶部疏水层和底部疏水层之间保持在1～120μm之间能够获得较好的驱动效率。微流体通道器件的绝缘层用于保证顶部电极与液滴之间的电绝缘特性，降低电极漏电和电极发生电解反应的可能性。顶部疏水层和底部疏水层能够降低液体运动时的粘滞阻力，并降低微流体通道器件的驱动电压。

进一步，制备所述窗口的工艺为光刻工艺和刻蚀工艺；所述窗口与半导体层位置交叠；

制备所述亲水性绝缘材料的侧墙的工艺为旋涂工艺和光刻工艺，所述亲水性绝缘材料包括光刻胶、氧化物、派瑞林中的至少一种。

上述进一步方案的有益效果是：上述窗口能够降低顶部电极较高的电压对下层薄膜晶体管造成的影响，降低泄露电流，提高微流体通道器件和电容上电压的维持时间。增加亲水材料，能够实现在微流体通道内部定位和限制液滴的作用，有利于阵列控制时液滴的精确定位。

进一步，所述物理气相淀积工艺包括溅射、蒸发中的至少一种；

所述化学气相淀积工艺包括等离子体气相淀积、低压气相淀积、原子层淀积中的至少一种；

所述金属包括铝、铝硅合金、金、铂、钼、铜、钛、ito中的至少一种。

上述进一步方案的有益效果是：利用上述微电子工艺，即物理气相淀积工艺、化学气相淀积工艺能够将微流体通道器件与下方的控制层进行集成，形成一体化的微流体控制单元。使用上述微电子工艺还能够缩小微流体阵列控制器的尺寸，并提高控制精度，降低现有技术中大规模微流体阵列控制器的制造成本，提高制造的一致性和重复性。

本发明中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本发明的其他特征和优点将在随后的说明书中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过说明书、权利要求书以及附图中所特别指出的内容中来实现和获得。

附图说明

附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件。

图1为现有微流体阵列控制器的原理图；

图2为本发明实施例1制备方法示意图；

图3为本发明实施例1制备方法制备的微流体控制单元结构图；

图4为本发明实施例1制备方法制备的微流体阵列控制器结构图；

图5为本发明实施例2制备微流体控制单元的方法示意图；

图6为本发明实施例2制备微流体控制单元控制层的方法示意图；

图7为本发明实施例2制备微流体控制单元微流体通道层的方法示意图；

图8为本发明实施例2制备方法制备的微流体控制单元结构图；

图9为本发明实施例2在顶部电极上制作窗口示意图。

附图标记：

11-顶部电极；12-顶部疏水层；13-通道区；14-底部输水层；15-微流体通道器件的绝缘层；16-底部电极；130-液体；21-源电极；22-漏电极；23-半导体层；24-栅绝缘层；25-栅电极；31-电容的顶电极；32-电容的绝缘层；33-电容的地电极；4-钝化层；40-通孔；5-玻璃或硅片衬底；6-玻璃。

具体实施方式

下面结合附图来具体描述本发明的优选实施例，其中，附图构成本申请一部分，并与本发明的实施例一起用于阐释本发明的原理，并非用于限定本发明的范围。

实施例1

如图2所示，本发明的一个具体实施例，公开了一种微流体阵列控制器的制备方法，包括如下步骤：

s1.制备微流体控制单元，该微流体控制单元包括微流体通道器件、薄膜晶体管器件、电容。

s2.按预设需求选取电源1、电源2。

s3.将m×n个所述微流体控制单元排列成m×n阵列，所述阵列中，每一行，所有薄膜晶体管器件的栅电极连接，并与对应的行控制信号连接；每一列，所有薄膜晶体管器件的源电极连接，并与对应的列控制信号连接；所有薄膜晶体管器件的漏电极通过对应的微流体通道器件与电源1连接，并通过对应的电容与电源2连接。

通过上述制备方法制备的微流体控制单元如图3所示，该微流体控制单元包括微流体通道器件、薄膜晶体管器件、电容。其中，微流体通道器件的漏电极与电容的顶电极连接，并与微流体通道器件的底部电极(图中底部电极表示为向上)连接。

通过上述制备方法制备的微流体阵列控制器如图4所示，所述阵列中，每一行，所有薄膜晶体管器件的栅电极相连，并与外部对应的行控制信号连接；每一列，所有薄膜晶体管器件的源电极相连，并与外部对应的列控制信号连接；所有薄膜晶体管器件的漏电极通过对应的微流体通道器件与电源1连接，并通过对应的电容与电源2相连。

实施时，由于通过上述制备方法制备的微流体控制器的每个微流体通道器件中设置有液体，在对应的外部行控制信号和列控制信号的共同作用下，薄膜晶体管器件选通该单元的微流体通道器件，所述液体在微流体通道器件的微通道内可以进行移动、分割、融合等操作。

具体地，通过行方向的栅电极引线选通一行，再通过列方向的源电极引线向目标微流体通道器件内部写入电压值。通过栅引线的依次选通，实现整个阵列中电压值的设置，从而实现微流体控制。

与现有技术相比，本实施例提供方法制备的微流体阵列控制器通过行控制信号和列控制信号可以精确控制每个控制单元中微流体通道器件的工作状态，对于m×n阵列，其引线仅为m+n+2条，与背景技术中所述现有微流体阵列控制器相比，引线数量明显降低。当m＝100和n＝100时，引线数量仅为202，远远小于现有微流体阵列控制方法中的10001条。显然，这种方法能够实现大规模的微流体阵列控制，为微流体控制芯片的实用化提供新的技术途径。

实施例2

如图5所示，在上述实施例的基础上进行优化，制备微流体控制单元的步骤包括：

s11.在硅片或第一玻璃衬底上制备微流体控制单元的控制层，所述控制层包括薄膜晶体管器件和电容。

s12.在控制层上制备钝化层，在钝化层上预设位置制作通孔。制备钝化层的工艺为化学气相淀积或物理气相淀积，所用材料为氧化硅、氧化铪、氧化铝、氧化钛、氮化硅、派瑞林中的至少一种，厚度为100nm～2μm。在钝化层上制作通孔的工艺为光刻和刻蚀工艺。通孔的预设位置为薄膜晶体管漏电极的上方。

s13.在钝化层上制备微流体控制单元的微流体通道层，所述微流体通道层包括微流体通道器件；该微流体通道器件的底部电极通过通孔与电容的顶电极和薄膜晶体管器件的漏电极电气连接。本实施例中，上述底部电极、顶电极、漏电极连接在一起。微流体通道器件的通道区高度小于120μm。经仿真验证，顶部疏水层和底部疏水层之间保持在1～120μm之间能够获得较好的驱动效率，通道区高度过高，微流体通道器件内液体的运动效率将大大降低，甚至无法驱动。

s14.在薄膜晶体管器件半导体层上方的微流体通道器件的顶部电极上制备一个与所述半导体层面积重叠的窗口，用于降低泄露电流，提高微流体通道器件和电容上电压的维持时间。制备窗口的工艺为光刻工艺和刻蚀工艺。该窗口与半导体层位置在俯视图中应交叠。该窗口可以减小较高的操控电压对下方半导体层的影响，如图9所示。

s15.在通道区边缘制备亲水性绝缘材料的侧墙；该亲水性绝缘材料的侧墙与顶部疏水层不接触。通过增加亲水材料，能够起到在微流体通道内部定位和限制液滴的作用，有利于阵列控制时精确定位液滴。制备亲水性绝缘材料的侧墙的工艺为旋涂工艺和光刻工艺，亲水性绝缘材料包括光刻胶、氧化物、派瑞林中的至少一种，也可以为其他亲水性绝缘材料。根据实际应用的需要，亲水绝缘材料可以为矩形、圆形、椭圆形、菱形、六边形中至少一种。

s16.在微流体通道器件的通道区内注入液体。液体为硅油、水或有机材料中的至少一种，可以为多种的组合，可以采用其他液体。填充入硅油或者正十二烷等有机物，能够大幅度降低液体移动时的粘滞阻力，降低微流体阵列控制器的驱动电压，提高液体驱动效率。

如图6所示，在硅片或玻璃衬底上制备微流体控制单元的控制层的步骤包括：

s111.在硅片或第一玻璃衬底上制备薄膜晶体管器件的栅电极和电容的地电极。制备栅电极、地电极的工艺为物理气相淀积工艺和光刻工艺，所用材料为金属，二者厚度相同且为50～300nm。具体地，在硅片或者第一玻璃衬底上使用使用物理气相淀积工艺淀积一层金属，再利用光刻工艺将金属图形化，形成栅电极和电容地电极。

s112.在栅电极和地电极上制备绝缘层，所述绝缘层与薄膜晶体管器件栅电极对应的部分为栅绝缘层，所述绝缘层与所述电容地电极对应的部分为电容的绝缘层。制备栅绝缘层和电容的绝缘层的工艺为化学气相淀积工艺，所用材料为氧化硅、氧化铪、氧化铝、氧化钛、氮化硅中的至少一种，厚度为50nm～1μm。

s113.在栅绝缘层上制备薄膜晶体管器件的半导体层。制备半导体层的工艺为物理气相淀积或化学气相淀积工艺，以及光刻工艺，所用材料为非晶硅、氧化铟镓锌、氧化锌、氧化锡、多晶硅等非晶薄膜材料中的至少一种，或者其他材料，厚度为10～100nm。具体地，使用物理气相淀积或化学气相淀积工艺淀积一层半导体薄膜材料，再使用光刻工艺将该半导体薄膜材料进行图形化，制备得到半导体层，使该半导体层位于栅电极的上方。

s114.在所述半导体层上制备所述薄膜晶体管器件的源电极、漏电极；其中，所述源电极、漏电极设置于所述半导体层两侧，且与所述半导体层接触；在所述电容的绝缘层上制备所述电容的顶电极，所述漏电极和所述顶电极电气连接。制备源电极、漏电极的工艺为物理气相淀积工艺和光刻工艺，所用材料为同一金属，二者之间距离为1～50μm；顶电极的宽度、长度分别为10～1500μm，厚度为50～300nm。具体地，使用物理气相淀积工艺淀积一层金属，利用光刻工艺将该金属图形化，分成两部分，一部分作为源电极，另一部分作为漏电极和电容顶电极。

如图7所示，制备微流体控制单元的微流体通道层的步骤包括：

s131.在钝化层上采用金属制备微流体通道器件的底部电极；所述金属贯穿通孔使得底部电极与电容的顶电极和薄膜晶体管器件的漏电极形成电气连接。制备底部电极的工艺为物理气相淀积工艺和光刻工艺，所用材料为金属。具体地，使用物理气相淀积淀积一层金属，利用光刻将金属图形化，形成底部电极。底部电极通过上述通孔与电容顶电极形成电气连接。

s132.在底部电极上制备微流体通道器件的绝缘层。微流体通道器件的绝缘层用于保证顶部电极与液滴之间的电绝缘特性，降低电极漏电和电极发生电解反应的可能性。微流体通道器件的绝缘层能够提高钝化层的耐压能力。制备微流体通道器件的绝缘层的工艺为化学气相淀积工艺，所用材料为氧化硅、氧化铪、氧化铝、氧化钛、氮化硅、派瑞林、su8光刻胶中的至少一种，或其他材料，厚度为30nm～10μm。

s133.在微流体通道器件的绝缘层上制备底部疏水层。制备底部疏水层工艺为化学气相淀积工艺或旋涂工艺，底部疏水层的材料为有机疏水材料或结构疏水材料，例如聚四氟乙烯、特氟龙、派瑞林等材料，本实施例采用了聚四氟乙烯，厚度为1～200nm。微流体通道器件的绝缘层和疏水层起电绝缘和减少液体流动阻力的作用。优选地，底部疏水层和微流体通道器件的绝缘层可以采用具有绝缘性和表面超疏水特性的同种材料制成。

s134.在第二玻璃衬底上制备顶部电极，在顶部电极上制备顶部疏水层，得到微流体通道器件的顶部结构。制备顶部电极的工艺为物理气相淀积工艺和光刻工艺，所用材料为金属，厚度为10～300nm。制备顶部疏水层的工艺为化学气相淀积工艺或旋涂工艺，顶部疏水层的材料为有机疏水材料或结构疏水材料，例如聚四氟乙烯、特氟龙等，以及与其他绝缘材料形成的具有表面疏水特性的多层材料，厚度为1～200nm。本实施例中，顶部电极采用透明导电材料ito。顶部疏水层和底部疏水层能够降低液体运动时的粘滞阻力，并降低微流体通道器件的驱动电压。

s135.将顶部结构从下至上按顶部疏水层、顶部电极、玻璃衬底顺序悬浮于底部疏水层上方，使顶部疏水层和底部疏水层之间形成通道区。顶部疏水层和底部疏水层之间的距离为1～120μm。顶部疏水层和底部疏水层之间保持在1～120μm之间能够获得较好的驱动效率。

优选地，物理气相淀积工艺包括溅射、蒸发中的至少一种。化学气相淀积工艺包括等离子体气相淀积(pecvd)、低压气相淀积(lpcvd)、原子层淀积(ald)中的至少一种，以及其他工艺。金属包括铝、铝硅合金、金、铂、钼、铜、钛、ito中的至少一种。

通过上述制备方法制备的微流体控制单元如图8所示。将制备的该微流体控制单元排列成m×n阵列，每个控制单元包括微流体通道层和位于其下方的控制层。控制层位于微流体通道层的下方，用于控制上方的微流体通道层，以实现微流体控制的功能。

每个微流体通道器件中设置有液体，在对应的行控制信号和列控制信号的共同作用下，薄膜晶体管器件选通该微流体控制单元的微流体通道器件，该液体可以在微流体通道器件的微通道内流动。

每个控制单元中，如图8所示，微流体通道器件从下到上依次包括底部电极、绝缘层、底部疏水层、通道区、顶部疏水层和顶部电极。薄膜晶体管包括栅电极、半导体层、栅绝缘层、源电极和漏电极，栅绝缘层位于栅电极上方，半导体层位于栅绝缘层之上，源电极和漏电极位于半导体层两侧且与半导体层连接。电容包括顶电极、绝缘层和地电极，绝缘层与栅绝缘层为同层，采用一种材料。电容顶电极与薄膜晶体管的漏电极相连。微流体通道器件的底部电极与电容定电极通过通孔进行电学连接。

实施时，顶部疏水层和底部疏水层之间形成了通道区。根据控制需求，该通道区内可以为以下几种情况：

情况1：填充以水为溶剂的水溶液，通过控制顶部电极的电压，从而操控水溶液的行为。

情况2：在空隙内部填充硅油，有助于减少水溶液的流阻。

情况3：在空隙内部形成图形化的侧墙区域，侧墙区域与顶部疏水层之间不接触，在通道区内的其他区域填充有由水溶液、油性液体形成的混合溶液或多层溶液。该侧墙可以为但不限于无机氧化物，有机材料，如派瑞林、光刻胶等。

情况4：在空隙内部的边缘处，形成图形化的侧墙区域，该侧墙起到支撑顶部结构的作用，与顶部疏水层连接。该侧墙可以为但不限于无机氧化物，有机材料，如派瑞林、光刻胶等。

通过对上述微流体控制单元进行周期性阵列排列，即可形成微流体控制器，阵列的行数和列数可以任意扩展。阵列工作时，栅引线与源引线之间的控制电压范围为±100v。

与实施例1相比，本实施例提供方法制备的微流体阵列控制器创造性地在顶部电极上设置一个窗口，能够降低顶部高电压对薄膜晶体管器件性能的影响，可以使薄膜晶体管器件应用在高达200v的电压环境中。同时，通过创造性的设计和优化参数，相关参数使顶部电极能够工作在符合微流体控制的高电压范围内。并且，通过设置微流体通道器件的绝缘层，使得本发明的微流体控制电压降到20v左右，与现有技术的50v相比，控制电压明显降低，能够满足实际使用需求。

本领域技术人员可以理解，实现上述实施例方法的全部或部分流程，可以通过计算机程序来指令相关的硬件来完成，的程序可存储于计算机可读存储介质中。其中，所述计算机可读存储介质为磁盘、光盘、只读存储记忆体或随机存储记忆体等。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。