兼容BioFET的CMOS的制作方法

专利名称：兼容BioFET的CMOS的制作方法
技术领域：
本发明一般涉及半导体技术领域，更具体地，涉及BioFET器件及其制造方法。
背景技术：
生物传感器是用于感测和检测生物分子的器件并且基于电子、电化学、光学和机械检测原理运转。包括晶体管的生物传感器是电感测电荷、光子和生物实体(bio-entities)或者生物分子的机械性质的传感器。可以通过检测生物实体或者生物分子本身或者通过在指定的反应物与生物实体/生物分子之间的相互作用和反应来实施检测。这种生物传感器可以使用半导体工艺来制造、可以快速转换电信号并且可以容易应用于集成电路(IC)和MEMS。BioFET(生物敏感场效应晶体管或者生物有机场效应晶体管)是包括用于电感测生物分子或者生物实体的生物传感器类型。尽管BioFET在许多方面是有利，但是例如由于在半导体制造工艺、生物应用之间的兼容问题、对半导体制造工艺的约束和/或限制、电信号与生物应用的集成而出现了在它们的制造和/或操作方面的挑战和/或由于实施大规模集成电路(LSI)工艺而带来的其它挑战。

发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种BioFET器件，包括:衬底；栅极结构，设置于所述衬底的第一表面上；隔离层，设置于所述衬底的第二表面上，所述第二表面与所述第一表面相对，其中，所述隔离层包括开口 ；以及界面层，形成于所述开口中的所述衬底的所述第二表面上。在该BioFET器件中，所述界面层包括用于生物分子结合的材料。在该BioFET 器件中，所述界面材料选自由 Si02、Si3N4、Al203、Ti02、Hf02、Ta205、TiN、SnO、SnO2, Pt、Cr、Au、Al、W、Cu以及它们的组合所组成的组。该BioFET器件还包括:流体沟道，设置于所述隔离层上。该BioFET器件还包括:多层互连件(MLI)，设置于所述衬底的所述第一表面上。在该BioFET器件中，所述MLI包括层间介电(ILD)层。在该BioFET器件中，承载衬底接合至设置于所述ILD层上的钝化层。该BioFET器件还包括:至少一个受体，设置于所述界面层上。根据本发明的另一方面，提供了一种提供BioFET器件的方法，包括:在半导体衬底上形成FET器件，其中，所述FET器件包括形成于所述半导体衬底的第一表面上的栅极结构并且包括沟道区域；在设置于所述半导体衬底的第二表面上的隔离层中提供开口，所述第二表面与所述第一表面平行并且相对，其中，所述开口暴露所述FET器件的所述沟道区域，所述沟道区域包括所述半导体衬底的所述第二表面的部分；以及在所述开口中的所述半导体衬底的所述第二表面的所述沟道区域上形成界面材料。该方法还包括:在所述半导体衬底中与所述栅极结构相邻地形成源极区域和漏极区域，其中，所述沟道区域介于所述源极区域与所述漏极区域之间。在该方法中，在所述半导体衬底的所述第一表面上形成多层互连件(MLI)。在该方法中，所述半导体衬底是绝缘体上硅(SOI)衬底。在该方法中，所述SOI衬底包括所述绝缘体层介于其间的第一半导体层和第二半导体层，所述方法还包括:薄化所述SOI衬底，使得所述第一半导体层被去除；并且此后，在所述隔离层中提供所述开口以暴露所述半导体衬底的所述第二表面，其中，所述第二表面设置于所述第二半导体层上。在该方法中，所述SOI衬底包括掩埋绝缘层介于其间的第一半导体层和第二半导体层，所述方法还包括:薄化所述半导体衬底以提供所述半导体衬底的所述第二表面，其中，所述薄化去除了所述第一半导体层和所述掩埋绝缘层；并且在所述薄化之后，在所述衬底的所述第二表面上形成所述隔离层。该方法还包括:在所述界面层上形成受体，其中，所述受体选自由酶、抗体、配位体、受体、缩氨酸、核苷酸、器官细胞、有机体和组织片段所组成的组。该方法还包括:使用所述受体以检测设置于流体沟道中的流体中的目标生物分
子。`根据本发明的又一方面，提供了一种器件，还包括:第一 BioFET器件，包括:栅极结构，形成于衬底上；源极区域和漏极区域，形成在与所述栅极结构相邻的所述衬底中 ’沟道区域，介于所述源极区域与所述漏极区域之间并且位于所述栅极结构下方；以及界面层，设置于所述沟道区域上，其中，所述界面层设置于所述沟道区域的第一表面上而所述栅极结构设置于所述沟道区域的相对第二表面上，所述界面层用于提供用于生物实体的结合界面；以及读出放大器，耦合至所述第一 BioFET器件。在该器件中，输入/输出焊盘设置在所述栅极结构设置于其上的所述衬底上。该器件还包括:第二 BioFET，通过第一线路连接至所述第一 BioFET ；以及第三BioFET和第四BioFET，连接至第二线路，其中，所述第一 BioFET、所述第二 BioFET、所述第三BioFET和所述第四BioFET设置于阵列结构中。在该器件中，当所述第一 BioFET、所述第二 BioFET、所述第三BioFET和所述第四BioFET检测到目标生物分子和生物实体中的至少一个时，所述第一线路和所述第二线路可用于传输电流。


当结合附图进行阅读时，通过以下具体描述最好地理解本发明的各个方面。应该强调的是，根据工业中的标准实践，各种部件没有按比例绘制。事实上，为了讨论清楚，可以任意增加或者减少各种部件的尺度。图1是根据本发明的一个或者多个方面的制作BioFET器件的方法的一个实施例的流程图。
图2是根据本发明的一个或者多个方面的BioFET器件的一个实施例的横截面图。图3是根据本发明的一个或者多个方面的在阵列布置中配置的多个BioFET器件的一个实施例的电路图。图4是根据本发明的一个或者多个方面形成的包括多个BioFET器件的器件的一个实施例的俯视图。图5是使用互补金属氧化物半导体(CMOS)兼容工艺来制造BioFET器件的方法的流程图。图6至图17是根据图5的方法的一个或者多个步骤构造的BioFET器件的一个实施例的横截面图。图18是使用互补金属氧化物半导体(CMOS)兼容工艺来制造BioFET器件的另一种方法的流程图。图19至26是根据图18的方法的一个或者多个步骤构造的BioFET器件的横截面图。
具体实施例方式应该理解以下公开内容提供用于实施本发明的不同部件的多个不同实施例或者实例。下文描述部件和布置的具体实例以简化本发明。当然，这些仅为实例而并非旨在进行限定。另外，在以下描述中的在第二部件上方或者上形成第一部件可以包括其中以直接接触的形式形成第一部件和第二部件的实施例并且也可以包括其中可以形成介于第一部件与第二部件之间的附加部件使得第一部件和第二部件可以不直接接触的实施例。另外，对相对空间相对位置的术语(诸如“顶部”、“前”、“底部”和“后”)的引用用来提供在元件之间的空间相对位置的关系而并非旨在于暗示任何绝对方向。为了简化和清楚，可以按照不同比例任意绘制各种部件。在BioFET中，将MOSFET (金属氧化物半导体场效应晶体管)的栅极(该栅极控制半导体在它的源极接触件和漏极接触件之间的导电性)替换为用作表面受体(receptor)的固定探测分子的生物或者生物化学兼容层或者生物功能化层。实质上，BioFET是具有半导体换能器的场效应生物传感器。BioFET的确定优点是无标签操作前景。具体地，BioFET能够避免高成本和耗时的标记操作(诸如用例如荧光或者放射探测器标记分析物)。用于BioFET的典型检测机制是由于将目标生物分子或者生物实体接合至BioFET的栅极或者在栅极上固定的受体分子所导致的换能器的导电性调节(conductancemodulation)。当目标生物分子或者生物实体接合至栅极或者固定受体时，通过栅极电势改变BioFET的漏极电流。可以测量漏极电流的这种改变并且可以识别受体和目标生物分子或者生物实体的结合。大量多种生物分子和生物实体可以用来功能化BioFET的栅极(诸如离子、酶、抗体、配位体、受体、缩氨酸、核苷酸、器官细胞、有机体和组织片段)。例如，为了检测ssDNA(单链脱氧核糖核酸)，可以用固定互补ssDNA链功能化BioFET的栅极。此外，为了检测各种蛋白质(诸如肿瘤标记)，可以用单克隆抗体功能化BioFET的栅极。典型生物传感器的一个实例是离子敏感场效应晶体管(ISFET)器件。尽管适合于一些目的，但是ISFET具有缺点。它的构造要求从晶体管去除导电栅极材料，因此使栅极介电层暴露于其中可能发生分子调节表面反应的周围环境中。
可以形成的另一器件衬底包括通过金属互连线和通孔的叠层(或者多层互连件(MLI))来连接栅极结构与周围环境。在这种实施例中，电势调节反应发生于最终(顶部)金属层的外表面或者在MLI顶面上形成的电介质表面。然而，该实施例不利之处在于器件的灵敏度可以由于存在与MLI关联的寄生电容而减少。在图1中示出了制造生物有机场效应晶体管(BioFET)的方法100的一个实施例。方法100可以包括使用与互补金属氧化物半导体(CMOS)工艺兼容的或者CMOS工艺特有的一个或者多个工艺步骤来形成BioFET。应该理解，针对该方法的附加实施例，可以在方法100之前、期间和之后提供附加步骤并且可以替换或者去除下文描述的步骤中的一些步骤。另外，应该理解，方法100包括具有典型CMOS技术工艺流程的特征的步骤，因此这里仅进行简单描述。此外，应该注意，图5和图18提供方法100的更多实施例，这些实施例可以提供适用于方法100的附加细节。方法100从框102开始，其中，提供衬底。衬底可以是半导体衬底(例如晶圆)。半导体衬底可以是硅衬底。可选地，衬底可以包括:另一种元素半导体，诸如锗；化合物半导体，包括碳化硅、砷化锗、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP ;或者它们的组合。在一个实施例中，衬底是绝缘体上半导体(SOI)衬底。SOI衬底可以包括通过诸如注氧隔离(SMOX)的工艺和/或其它适当工艺形成的掩埋氧化物(BOX)层。衬底可以包括掺杂区域(诸如P-阱和η-讲)。然后，方法100继续框104，其中，在衬底上形成场效应晶体管(FET) JET可以包括栅极结构、源极区域、漏极区域以及介于源极区域和漏极区域之间的沟道区域。源极区域、漏极区域和/或沟道区域可以形成于半导体衬底的有源区域上。FET可以是η型FET (nFET)或者P型FET(pFET)。例如源极区域/漏极区域根据FET结构可以包括η型掺杂剂或者P型掺杂剂。栅极结构可以包括栅极介电层、栅电极层和/或其它适当层。在一个实施例中，栅电极是多晶硅。其它示例性栅电极包括金属栅电极，这些金属栅电极包括诸如Cu、W、T1、Ta、Cr、Pt、Ag、Au的材料；诸如TiN, TaN, NiSi, CoSi的适当金属化合物；它们的组合；和/或其它适当导电材料。在一个实施例中，栅极介电层是氧化硅。其它示例性栅极介电层包括氮化硅、氮氧化硅、具有高介电常数(高k)的电介质和/或它们的组合。高k材料的实例包括硅酸铪、氧化铪、氧化锆、氧化铝、五氧化二钽、二氧化铪-氧化铝(HfO2-Al2O3)合金或者它们的组合。可以使用典型CMOS工艺，诸如光刻；离子注入；扩散；沉积，包括物理汽相沉积(PVD)、金属蒸发或者溅射、化学汽相沉积(CVD)、等离子体增强化学汽相沉积(PECVD)、常压化学汽相沉积(APCVD)、低压CVD (LPCVD)、高密度等离子体CVD (HDPCVD)、原子层CVD (ALCVD)、旋涂);蚀刻，包括湿蚀刻、干蚀刻和等离子体蚀刻；和/或其它适当CMOS工艺来形成FET。然后，方法100继续框106，其中，在衬底的背面上形成开口。开口可以包括在衬底的包括FET器件的背面上设置的一层或者多层中形成的沟槽。开口可以暴露位于栅极和体结构下面(例如与FET的沟道相邻)的区域。在一个实施例中，开口暴露位于FET器件的栅极和有源区域/沟道区域下方的有源区域(例如硅有源区域)。可以使用适当光刻工艺以在衬底上提供图案和蚀刻工艺以从背面去除材料直至暴露FET器件的体结构来形成开口。蚀刻工艺包括干蚀刻、干蚀刻、等离子体蚀刻和/或其它适当工艺。
然后，方法100继续框108，其中，在开口中形成界面层。界面层可以形成于位于FET的栅极结构下面的暴露有源区域上。界面层可以对于生物分子或者生物实体结合而言兼容(例如友好)。例如界面层可以提供用于生物分子或者生物实体的结合界面。界面层可以包括用于保持受体的介电材料、导电材料和/或其它适当材料。示例性界面材料包括高k电介质膜、金属、金属氧化物、电介质和/或其它适当材料。作为又一个实例，示例性界面材料包括:Hf02、Ta2O5' Pt、Au、W、T1、Al、Cu、这种金属的氧化物、Si02、Si3N4' Al2O3' Ti02、TiN,SnO、SnO2 ;和/或其它适当材料。可以使用CMOS工艺，诸如物理汽相沉积(PVD)(溅射)、化学汽相沉积(CVD)、等离子体增强化学汽相沉积(PECVD)、常压化学汽相沉积(APCVD)JS压CVD (LPCVD)、高密度等离子体CVD (HDPCVD)或者原子层CVD (ALCVD))来形成界面层。在实施例中，界面层包括多层。然后，方法100继续框110，其中，在界面层上放置受体，诸如酶、抗体、配位体、缩氨酸、核苷酸、器官细胞、有机体和组织片段，以用于检测目标生物分子。现在参考图2，示出了半导体器件200。半导体器件200可以是BioFET器件。可以使用上文参考图1描述的方法100的一个或者多个方面来形成半导体器件200。半导体器件200包括形成于衬底214上的栅极结构202。衬底214还包括源极区域204、漏极区域206以及介于源极区域204和漏极区域206之间的有源区域208 (包括沟道区域)。可以使用适当CMOS工艺技术来形成栅极结构202、源极区域204、漏极区域206和有源区域208。栅极结构202、源极区域204、漏极区域206和有源区域208形成FET。与栅极结构202相比较，隔离层210设置在衬底214的相对面(即，衬底的背面)上。在隔离层210中提供开口 212。开口 212与栅极结构202基本上对准。如上文参考图1的方法100的框108所述的，界面层可以设置于开口 212中的有源区域208的表面上。界面层可以用于提供如下界面，该界面用于定位用于检测生物分子或者生物实体的一个或者多个受体。半导体器件200包括与源极区域206的电接触件(Vd216)、与漏极区域的电接触件(Vs218)、与栅极结构202的电接触件(后栅极(BG) 220)和/或与有源区域208的电接触件(例如前栅极(FG) 222)。因此，尽管传统FET使用栅极接触件以控制半导体在源极与漏极之间(例如沟道)的导电性，但是半导体器件200允许形成于FET器件的相对面上的受体控制导电性，而栅极结构202 (例如多晶硅)提供后栅极(例如在传统FET中为源极衬底或者体节点)。栅极结构202提供可以控制沟道电子分布而无块状衬底效应的后栅极。因此，如果受体附接至在开口 212中的界面层上提供的分子，则更改有源区域208中的场效应晶体管沟道的电阻。因此，半导体器件200可以用来检测开口 212周围和/或开口中的环境中的一个或者多个特定生物分子或者生物实体。 半导体器件200可以包括附加无源部件，诸如电阻器、电容器、电感器和/或熔丝；以及其它有源部件，包括P沟道场效应晶体管(PFET)、N沟道场效应晶体管(NFET)、金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧化物半导体(CMOS)晶体管、高压晶体管和/或高频晶体管；其它适当部件；和/或它们的组合。还应该理解，针对半导体器件200的附加实施例，可以在半导体器件200中添加附加部件并且可以替换或者去除下文所述部件中的一些部件。
现在参考图3，示出了连接到位线306和字线308的多个半导体器件302和304的布局300的示意图。(应该注意，术语位线和字线本文中用于指示与存储器件中的阵列构造的相似性，然而并未暗示必然在阵列中包括存储器件或者存储阵列。然而，布局300可以具有与诸如动态随机存取存储器(DRAM)阵列的其它半导体器件中运用的布局的相似性。例如上文参考图2描述的半导体器件200的BioFET可以形成于将在传统DRAM阵列中发现电容器的位置处。)示意图300仅为示例性的，并且本领域技术人员应该认识到其它结构是可能的。半导体器件304包括BioFET器件。半导体器件304可以与上文参考图2描述的半导体器件200基本上相似。半导体器件302可以包括晶体管(例如控制晶体管或者切换元件)，这些晶体管可用于提供与半导体器件304 (例如BioFET)的连接件。半导体器件304可以包括由在FET的正面上形成的受体材料提供的前栅极和由例如多晶硅的栅极结构提供的后栅极。示意图300包括可以有利于检测通过引导至半导体器件304的最少生物分子或者分子实体所提供的小信号改变的阵列形成。另外，这可以通过使用数目减少的输入/输出焊盘来实现。示意图300包括读出放大器310。读出放大器310可以提高信号质量和放大率以改进具有布局300的器件的检测能力。在一个实施例中，当特定线路306和线路308接通时，对应半导体器件302将接通，因此允许对应半导体器件302用作ON-状态。当通过生物分子存在来触发相关联的半导体器件304的栅极(例如，半导体器件200的栅极结构222的前栅极)时，半导体器件304将传送电子并且导致器件的场效应充电，从而调节电流(例如Ids)。电流(例如Ids)或者阈值电压(Vt)的改变可以用于指示相关生物分子或者生物实体的检测。因此，具有示意图300的器件可以实现生物传感器应用，其包括为了增强灵敏度而利用差动感测的应用。现在参考图4，示出了用于生物感测应用的半导体器件400的俯视图。半导体器件400包括设置于衬底404上的多个BioFET。在一个实施例中，半导体器件400可以包括与上文参考图3描述的布局300基本上类似的布局。衬底404可以是诸如上文参考图1和/或参照下文具体描述所讨论的半导体衬底和/或承载衬底(carrier substrate)。BioFET可以基本上类似于上文参考图2所述的半导体器件200、下文参考图17所述的BioFET1704和/或下文参考图26所述的BioFET2606。在诸如上文参考半导体器件200的开口 212所讨论的BioFET器件中提供开口 ；可以将该开口示出为元件402。开口也可以称为前栅极开口阱 402。流体沟道406设置于衬底404上。流体沟道406可以提供可用于保持和/或引导流体的沟道或者容器(例如贮存器)。在一个实施例中，流体沟道406包括聚二甲基硅氧烷(PDMS)弹性体。然而，其它实施例是可能的。通常，除CMOS工艺以外，可以制造流体沟道406和/或将该流体沟道连接至或者接合至器件400，例如可以使用并非标准CMOS制造特有的工艺来制造流体沟道406和/或将该流体沟道连接至器件400)。在一个实施例中，与制造晶体管的实体分离的第二实体可以将流体沟道连接至衬底404。被利用的流体可以是化学溶液。该流体可以包含目标生物分子或者生物实体。外围电路区域410包围BioFET。外围电路区域410可以包括驱动和/或感测BioFET器件中的变化的电路，例如，包括前栅极开口阱402。外围电路可以包括附加无源部件，诸如电阻器、电容器、电感器和/或熔丝；以及其它有源部件，包括P沟道场效应晶体管(PFET)、N沟道场效应晶体管(NFET)、金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧化物半导体晶体管(CMOS)、高压晶体管和/或其它适当器件。多个接合焊盘408设置于衬底404上。接合焊盘408可以包括导电焊盘，这些焊盘可用于提供用于引线接合、焊球接合或者凸块接合和/或其它接合技术的区域。接合焊盘408可用于提供与其它半导体器件和/或仪器的电连接件。接合焊盘408可以包括任何适当结构材料，包括铜、铝、钛、钨、它们的合金、它们的复合物、它们的组合和/或其它适当材料。接合焊盘408可以与下文参考图12所述的暴露导电焊盘的开口 1204和/或下文参考图20所述的I/O焊盘2014基本上类似。现在参考图5，示出了使用互补生物氧化物半导体(CMOS)兼容工艺来制造BioFET器件的方法500。图6至图17是在方法500的各种制造阶段期间根据一个实施例的半导体器件600的横截面图。应该理解，针对方法500的附加实施例，可以在该方法之前、期间和之后提供附加步骤并且可以替换或者去除下文描述的步骤中的一些步骤。还应该理解，针对半导体器件600的附加实施例，可以在半导体器件600中添加附加部件并且可以替换或者去除下文描述的部件中的一些部件。方法500是上文参考图1所述的方法100的一个实施例。另外，方法500可以整体或者部分用来制造半导体器件，诸如上文参考图2所述的半导体器件200、具有上文参考图3所述的布局300的半导体器件和/或上文参考图4所述的器件400。方法500从框502开始，其中，提供器件衬底。框502可以与上文参考图1所述的方法100的框102基本上类似。器件衬底可以是半导体衬底(例如晶圆)。器件衬底可以是硅衬底。可选地，衬底可以包括另一种元素半导体，诸如锗；化合物半导体，包括碳化硅、砷化锗、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括SiGe、GaAsP, AlInAs,AlGaAs、GaInAs、GaInP和/或GaInAsP ;或者它们的组合。在一个实施例中，器件衬底是绝缘体上半导体(SOI)衬底。SOI衬底可以包括通过诸如注氧隔离(SMOX)工艺和/或其它适当工艺形成的掩埋氧化物(BOX)层。器件衬底可以包括掺杂区域，诸如P阱和η阱。参考图6的实例，提供衬底602。衬底602是包括体硅层604、氧化物层606和有源层608的SOI衬底。氧化物层606可以是掩埋氧化物(BOX)层。在一个实施例中，BOX层是二氧化硅(SiO2)。有源层608可以包括硅。有源层608可以适当掺杂有η型和/或P型掺杂剂。然后，方法500继续框504，其中，在器件衬底上形成晶体管元件。晶体管元件可以是场效应晶体管(FET)。框504可以基本上类似于上文参考图1所述的方法100的框104。晶体管元件可以包括栅极结构、源极区域和漏极区域。栅极结构包括栅电极和下面的栅极介电层。然而，其它结构是可能的。在一个实施例中，栅电极包括多晶娃。栅电极的其它示例组成包括适当金属，诸如Cu、W、T1、Ta、Cr、Pt、Ag、Au ;适当金属化合物,诸如TiN、TaN、NiS1、CoSi ;和/或它们的组合。可以通过物理汽相沉积(PVD)、金属蒸发或者溅射、化学汽相沉积(CVD)、等离子体增强化学汽相沉积(PECVD)、常压化学汽相沉积(APCVD)JSSCVD (LPCVD)、高密度等离子体CVD (HDPCVD)或者原子层CVD (ALCVD)来沉积栅电极材料。在沉积之后，可以进行图案化沉积材料以形成一个或者多个栅极结构的光刻工艺。栅极介电层可以包括介电材料，诸如氧化硅、氮化硅、氮氧化硅、具有高介电常数(高k)的电介质和/或它们的组合。高k材料的实例包括硅酸铪、氧化铪、氧化锆、氧化铝、五氧化二钽、二氧化铪-氧化铝(HfO2-Al2O3)合金或者它们的组合。可以使用传统工艺,诸如光刻、氧化、沉积工艺(包括上文讨论的沉积工艺)、蚀刻和/或本领域已知的多种其它工艺来形成栅极介电层。可以通过适当工艺诸如使用光刻以限定用于离子注入、扩散和/或其它适当工艺的区域来形成源极区域和/或漏极区域。参考图6的实例，晶体管元件610设置于衬底602上。晶体管元件610包括设置于阱619中的栅极介电层612、栅电极614和源极区域/漏极区域616。源极区域/漏极区域616和讲619可以包括相反类型(η型、P型)的掺杂剂。在一个实施例中，栅电极614是多晶硅栅极。在一个实施例中，栅极介电层612是栅极氧化物层(例如Si02、HfO2)。然后，方法500继续框506，其中，在衬底上形成多层互连(MLI)结构。MLI结构可以包括导电线路、导电通孔和/或其间的介电层(例如层间介电层(ILD))。MLI结构可以提供与上文参照框504所述的晶体管的物理和电连接件。导电线路可以包括铜、铝、钨、钽、钛、镍、钴、金属硅化物、金属氮化物、多晶硅、它们的组合和/或其它材料(可能包括一层或者多层或者衬里)。其间或者层间介电层(例如ILD层)可以包括二氧化硅、掺氟硅玻璃(FGS)、SILK (Down Chemical of Michigan 的产品)、BLACK DIAMOND (Applied Materialsof Santa Clara, California的产品)和/或其它绝缘材料。可以通过CMOS制造中特有的适当工艺，诸如CVD、PVD、ALD、电镀、旋涂和/或其它工艺来形成MIL。参考图6的实例，MLI结构618设置于衬底602上。MLI结构618包括由导电通孔或者插塞622连接的多个导电线路620。在一个实施例中，导电线路620包括铝和/或铜。在一个实施例中，通孔622包括钨。在另一实施例中，通孔622包括铜。包括介于其间的MIL结构618的导电部件的介电层624设置于衬底602上。介电层624可以是ILD层和/或由多个ILD子层组成。在一个实施例中，介电层624包括氧化硅。MLI结构618可以提供与栅极614和/或源极/漏极616的电连接件。然后，方法500继续框508，其中，承载衬底附接(例如，接合)至器件衬底。承载衬底可以附接至器件衬底的正面。例如，在一个实施例中，承载衬底可以接合至ILD层。在一个实施例中，承载衬底接合至在衬底的MLI和/或ILD层上形成的钝化层。承载衬底可以使用熔融接合、扩散接合、共晶接合和/或其它适当接合方法来附接至器件衬底。用于承载衬底的示例组成包括硅、玻璃和石英。然而，此外，诸多其它组成是可能的并且在本发明的范围内。参考图7的实例，承载衬底702附接至器件衬底602。在其它实施例中，承载衬底702可以包括其它功能，诸如互连部件、晶圆接合部位、限定的空腔和/或其它适当部件。可以在后续工艺期间(例如，在薄化之后)去除承载衬底。然后，方法500继续框510，其中，薄化器件衬底。可以在薄化之前翻转器件衬底。翻转的衬底可以提供位于上文参考框504描述的晶体管的栅极结构上面的源极区域/漏极区域。可以使用湿蚀刻工艺、干蚀刻工艺、等离子体蚀刻工艺、化学机械抛光(CMP)工艺和/或用于去除半导体衬底的部分的其它适当工艺来薄化器件衬底。适合于薄化衬底的示例性蚀刻剂包括HNA (氢氟酸、硝酸和乙酸)、四甲基氢氧化铵(TMAH)、Κ0Η、缓冲氧化物蚀刻剂(BOE)和/或与CMOS工艺技术兼容的其它适当蚀刻剂。在一个实施例中，薄化器件衬底使得去除体硅层和掩埋绝缘层。可以在多个工艺步骤中薄化器件衬底，例如首先去除SOI晶圆的体硅层，继而去除SOI晶圆的掩埋绝缘层。在一个实施例中，第一薄化工艺包括例如使用在掩埋氧化物层处停止的CMP、HNA和/或TMAH蚀刻来去除体硅。在第一薄化工艺之后，可以进行去除掩埋氧化物并且在硅有源层处停止的第二薄化工艺，诸如BOE湿蚀刻。薄化工艺可以暴露衬底的有源区域。在一个实施例中，暴露沟道区域，例如介于源极区域/漏极区域之间并且位于栅极结构下面的有源区域。衬底可以在薄化工艺之后具有大约500埃(A)至I 500 A的厚度。例如，在一个实施例中，SOI衬底的有源区域具有在大约500 A与1500 A之间的厚度。在一个实施例中，薄化器件衬底使得去除体硅层并且掩埋绝缘层保留于衬底上。例如，可以使用在掩埋绝缘层处停止的CMP、HNA和/或TMAH蚀刻来实施体硅的去除。衬底可以在薄化工艺之后具有大约500埃(A)至I 500 A的厚度。例如，在一个实施例中，SOI衬底的有源区域具有在大约500 A和1500 A之间的厚度。掩埋绝缘层(现在，提供衬底的表面)可以起诸如下文参照框514描述的隔离层的作用。因此，附加隔离层无需沉积。参考图8的实例，已经薄化衬底601从而去除上文参考图6描述的体硅层604和掩埋氧化物层606。薄化工艺可以包括使用掩埋氧化物层606或者有源层608中的至少一层作为蚀刻停止层。薄化暴露晶体管元件610的沟道区域802 (形成于有源层608中)。在一个实施例中，可以去除体硅层604，并且例如除了下文描述的绝缘层1002之外或者取而代之，掩埋氧化物层606还可以保留和工作。然后，方法500继续框512，其中，在衬底上形成沟槽以暴露MLI结构的导线中的一条或多条导线并且提供与这些导线中的一条或者多条导线的接触件。可以通过用于图案化沟槽开口的光刻工艺，随后通过适当湿蚀亥IJ、干蚀刻或者等离子体蚀刻工艺来形成沟槽。在一个实施例中，沟槽暴露MLI的金属一(金属I)层(例如在形成栅极结构之后形成于MLI结构中的第一金属层)的部分。参考图9的实例，在衬底602中蚀刻沟槽902，具体地，穿过有源层608以暴露MLI结构618的导电线路620上的接合区域。可选地，可以通过隔离区域(例如氧化物)蚀刻沟槽。然后，方法500继续框514，其中，在衬底上形成隔离层。隔离层可以包括介电材料，诸如氧化物或者氮化物。在一个实施例中，隔离层是氧化硅。参考图10的实例，隔离层1002设置于有源层608上。在一个实施例中，隔离层1002是二氧化硅。如上所述，在一个实施例中，未形成隔离层，因为SOI衬底的绝缘层保留于衬底上并且用于替换(整体或者部分)对单独隔离层的需要。然后，方法500继续框516，其中，在上文参考框514描述的隔离层上形成互连层。互连层可以提供与上文参考框506描述的MLI结构的连接件(例如，I/O连接件)。互连层可以提供与晶体管610的连接件(例如I/O连接件)。互连层可以包括导电材料，诸如铜、铝、它们的组合和/或其它适当导电材料。互连层可以提供作为再分布层(RDL)的功能。参考图11的实例，互连层1102设置于绝缘层1002上。互连层1102可以向晶体管610提供信号输入/输出。在一个实施例中，互连层1102包括铝铜合金。然后，方法500继续框518，其中，在器件衬底上形成钝化层。钝化层可以覆盖上文参考框516描述的互连层的部分。钝化层可以包括其中可以形成接合(例如I/O)的开口。在一个实施例中，钝化层包括二氧化硅，然而其它组成是可能的。钝化层可以适合于提供例如互连层的器件保护，包括阻止湿气。参考图12的实例，钝化层1202形成于衬底上，包括互连层1102上。钝化层1202包括开口 1204，其中，接合(例如引线接合、凸块)可以提供与器件600的连接件(例如I/O连接件)。换言之，开口 1204可以暴露导电I/O焊盘。然后，方法500继续框520，其中，在衬底的背面上形成开口。可以形成开口使得暴露衬底的位于晶体管结构下面的有源区域(例如沟道区域)的部分。开口可以与晶体管的栅极结构基本上对准。可以通过适当光刻工艺，随后的诸如干蚀刻、湿蚀刻、等离子体蚀刻和/或它们的组合的蚀刻工艺来形成开口。在一个实施例中，在上文参考框514描述的隔离层中形成开口。在一个实施例中，在(SOI衬底的)掩埋绝缘体层中形成开口。参考图13，提供开口 1302。开口 1302暴露有源层608的部分。具体地，可以暴露有源层608的沟道区域802。然后，方法500继续框522，其中，在由开口提供的暴露有源区域中的衬底上形成界面层。框522可以与上文参考图1描述的方法100的框108相似。界面层可以包括用于任何指定生物分子结合的材料。在一个实施例中，界面层包括高k介电材料(诸如HfO2)。在一个实施例中，界面层包括金属层，诸如Pt、Au、Al、W、Cu和/或其它适当金属。其它示例性界面材料包括高k电介质膜、金属、金属氧化物、电介质和/或其它适当材料。作为又一个实例，示例性界面材料包括Hf02、Ta2O5, Pt、Au、W、T1、Al、Cu、这些金属的氧化物、SiO2,Si3N4, A1203、TiO2, TiN、SnO、SnO2 ;和/或其它适当材料。界面层可以包括多个材料层。可以使用包括CVD、0VD, ALD和/或其它适当沉积方法的适当CMOS工艺来形成界面层。参考图14的实例，界面层1402设置于有源层608上。界面层1402可以被图案化成与栅极结构对准(例如，被设置和图案化成仅保留于开口 1302中)。然后，方法500继续框524，其中，在器件衬底上设置流体沟道。流体沟道可以限定位于界面层上方的区域使得溶剂可以维持于界面层上。可以通过利用聚二甲基硅氧烷(PDMS)的软光刻、晶圆接合方法和/或其它适当方法形成流体沟道。流体沟道可以基本上类似于上文参考图4描述的流体沟道406。参考图15的实例，流体沟道1502设置于衬底上。流体沟道1502提供位于界面层1402上方的空腔1504。如下文更具体地描述的，溶剂可以设置于空腔1504中。然后，方法500继续框526，其中，在界面层上设置受体。受体可以包括酶、抗体、配位体、受体、缩氨酸、核苷酸、器官细胞、有机体和组织片段。参考图16的实例，多个受体1602设置于界面层1042上。然后，方法500继续框528，其中，在流体沟道中提供包含目标分子的溶液。参考图17的实例，溶液1702设置于流体沟道1502中。溶液1702与受体1602接触。在方法500的实施例中，可以省略框524、526和/或528、由不同实体实施和/或除了 CMOS工艺以外实施这些框。因此，修改FET610以提供BioFET1704。BioFET1704允许受体1602控制BioFET1704的导电性，而栅极结构614(例如多晶硅)提供后栅极。栅极结构614提供可以控制沟道电子分布而无体衬底效应的后栅极。如果受体1602附接至在界面层1402上提供的分子，则改变在源极/漏极616之间的有源层608中的场效应晶体管沟道802的电阻。因此，BioFET1704可以用来检测位于开口 1302周围和/或中的环境中的一个或者多个特定分子(包括生物分子或者生物实体)。BioFET1704可以布置成诸如上文参考图3和/或图4描述的阵列型图案。互连件1102可以向BioFET1704(包括例如向前栅极或者受体1602/界面层1402的栅极)提供偏压。现在参考图18，示出了使用互补金属氧化物半导体(CMOS)工艺来制造BioFET器件的方法1800。图19至图26是在方法1800的各种制造阶段期间根据一个实施例的半导体器件1900的横截面图。应该理解，针对方法1800的附加实施例，可以在方法之前、期间和之后提供附加步骤并且可以替换或者去除下文描述的步骤中的一些步骤。还应该理解，针对半导体器件1900的附加实施例，可以在半导体器件1900中添加附加部件并且可以替换或者去除下文描述的部件中的一些部件。方法1800是上文参考图1描述的方法100的一个实施例。另外，方法1900可以用来制造半导体器件，诸如上文参考图2描述的半导体器件200、具有上文参考图3描述的布局300的半导体器件和/或上文参考图4描述的器件400。方法1800从框1802开始，其中，提供器件衬底。框1802可以基本上类似于上文参考图1描述的方法100的框102和/或上文参考图5的方法500描述的框502。参考图19的实例，提供衬底1902。衬底1902是包括体硅层1904、氧化物层1906和有源层1908的SOI衬底。氧化物层1906可以是掩埋氧化物(BOX)层。在一个实施例中，BOX层是二氧化硅(SiO2)。有源层1908可以包括在各种区域中适当掺杂的硅。然后，方法1800继续框1804，其中，在器件衬底上形成晶体管元件。晶体管元件可以是场效应晶体管(FET)。框1804可以基本上类似于上文参考图1描述的方法100的框104和/或可以基本上类似于上文参考图5描述的方法500的框504。参考图19的实例，晶体管元件1910设置于衬底1902上。晶体管元件1910包括设置于阱1919中的栅极介电层1912、栅电极1914和源极区域/漏极区域1916。源极区域/漏极区域1916和阱1919可以是包括相反类型(例如η-型、P-型)的掺杂剂的区域。在一个实施例中，栅电极1914是多晶娃栅极。其它不例性栅电极1914包括金属。在一个实施例中，栅极介电层1912是栅极氧化物层。其它示例性栅极介电层1912的组成包括高k电介质、氮化物、氮氧化物和/或其它适当介电材料。然后，方法1800继续框1806，其中，在衬底上形成MLI结构。MLI结构可以包括导电线路、导电通孔和/或所介于的介电层(例如ILD层)。MLI结构可以提供与参考框1804描述的晶体管的物理和电连接件。框1806可以基本上类似于上文参考图5描述的方法500的框506。参考图19的实例，MLI结构1918设置于衬底1902上。MLI结构1918包括由导电通孔或者插塞1922连接的多个导电线路1920。在一个实施例中，导电线路1920包括铝和/或铜。在一个实施例中，通孔1922包括钨。然而，用于导电线路1920和/或通孔1922的其他导电组成是可能的。介电层1924设置于衬底1902上，该介电层包括介于其间的MIL结构1918的导电部件之间。介电层1924可以是ILD层或者由多个ILD子层组成。在一个实施例中，介电层1924包括氧化硅。然而，此外，其它实施例是可能的。MLI结构1918可以提供与包括栅极1914和/或源极/漏极1916的晶体管1910的电连接件。然后，方法1800继续框1908，其中，承载(或者处理)衬底附接(例如接合)至器件衬底。承载衬底可以附接至器件衬底的正面。例如，在一个实施例中，承载衬底接合至ILD层。在一个实施例中，承载衬底接合至设置于MLI和/或ILD层上的钝化层。承载衬底可以使用熔融接合、扩散接合、共晶接合和/或其它适当接合方法附接至器件衬底。用于承载衬底的示例性组成包括硅、玻璃和石英。然而，诸多其它组成是可能的并且在本发明的范围内。在一个实施例中，在承载衬底上提供一个或者多个导电层。导电层可以连接(例如物理和/或电连接)至衬底1902上的一个或者多个器件。在一个实施例中，承载衬底包括接合焊盘。参考图20的实例，承载衬底2002附接至器件衬底1902。在一个实施例中，承载衬底2002是硅。承载衬底2002包括互连方案2004，该方案包括导线2006和通孔2008，然而，其它互连方案可以是可能的(包括提供不同布线的互连方案、包括多个导线层的互连方案和/或其它适当互连方法。互连方案2004设置于绝缘层2010中。在一个实施例中，绝缘层是氧化硅。互连方案2004包括连接(例如物理和/或电连接)至器件衬底1902 (例如连接至MLI结构1918)的接合元件2012。接合元件2012可以包括共晶接合或者金属间扩散接合。在一个实施例中，接合元件2012是在Ge-AlCu合金之间的共晶接合。许多其它共晶接合组成是可能的。互连方案2004还包括I/O焊盘2014。I/O焊盘2014可以适合用于引线接合、凸块接合、焊球接合和/或其它接合装置的连接件，以提供从器件1900至其它器件和/或仪器的连接件。然后，方法1800继续框1810，其中，薄化器件衬底。框1810可以基本上类似于上文参考图5描述的方法500的框510。可以使用湿蚀刻工艺、干蚀刻工艺、等离子体蚀刻工艺、化学机械抛光(CMP)工艺和/或用于去除半导体衬底的部分的其它适当工艺来薄化器件衬底。示例性蚀刻剂包括ΗΝΑ、ΤΜΑΗ、Κ0Η、Β0Ε和/或与CMOS工艺技术兼容的其它适当蚀刻剂。在一个实施例中，薄化SOI衬底使得掩埋绝缘体(例如氧化物BOX)保留于衬底上，而去除体硅。参考图21的实例，已经薄化衬底1902，以去除上文参考图19描述的体硅层1904。薄化工艺可以包括使用氧化物层1906作为蚀刻停止层。在其它实施例中，可以去除掩埋氧化物层1906。然后，方法1800继续框1812，其中，在衬底上形成隔离层。隔离层可以包括介电材料(诸如氧化物或者氮化物)。在一个实施例中，隔离层是氮化硅。隔离材料可以提供保护势垒(例如湿气势垒)。参考图22的实例，隔离层2202设置于掩埋氧化物层1906和有源层1908上。在一个实施例中，隔离层2202是氮化硅。然后，方法1800继续框1814，其中，在衬底的背面上形成开口。可以形成开口使得暴露衬底位于晶体管结构下方的有源区域(例如，沟道区域)的部分。开口可以与晶体管的栅极结构基本上对准。可以通过适当光刻工艺，随后的蚀刻工艺(诸如干蚀刻、等离子体蚀刻、湿蚀刻和/或它们的组合)来形成开口。在一个实施例中，开口形成于上文参考框1812描述的隔离层中和SOI衬底的掩埋氧化物层中。参考图23的实例，提供开口 2302。开口 2302暴露有源区域1908的部分。具体地，可以暴露有源区域1908的沟道区域。然后，方法1800继续框1816，其中，界面层形成于开口中的衬底上例如形成于暴露的有源区域上。框1816可以基本上类似于上文参考图1描述的方法100的框108和/或可以基本上类似于上文参考图5描述的方法500的框522。参考图24的实例，界面层2402设置于有源区域1908上。界面层2402与栅极结构对准(例如，设置于栅极结构1914上方)。界面层2402包括第一层和第二层。在一个实施例中，第一层是高k介电材料(例如HfO2)。在一个实施例中，第二层是金属(例如Au)。
然后，方法1800继续框1818，其中，暴露在承载衬底上提供的I/O接合焊盘。在一个实施例中，切割和/或蚀刻器件衬底使得导电焊盘暴露于承载衬底上。导电焊盘或者接合焊盘可以提供与器件1900的连接件(例如I/O连接件)。可以运用诸多连接方法以经由接合焊盘提供器件的连接件(包括引线接合、凸块、导电焊球连接件和/或其它适当I/O连接件)。参考图25的实例，切割和/或蚀刻器件衬底1902以去除衬底1902位于包括I/O焊盘2014的承载衬底2002上方的部分。然后，方法1800继续框1820，其中，在器件衬底上设置流体沟道。流体沟道可以限定位于界面层上方的区域使得溶液可以维持于界面层上。可以通过PDMS方法、晶圆接合方法和/或其它适当方法形成流体沟道。流体沟道可以基本上类似于上文参考图4描述的流体沟道406。框1820可以基本上类似于上文参考图5描述的方法500的框524。在一个实施例中，在方法1800的框1818之前提供框1820。参考图26的实例，流体沟道2602设置于衬底上。流体沟道2602提供位于界面层2402上方的空腔2604。溶液可以设置于空腔2604 中。然后，方法1800继续框1822，其中，在界面层上设置受体。框1822可以基本上类似于上文参考图5描述的方法500的框526。然后，方法1800继续框1824，其中，在流体沟道中提供离子溶液。框1824可以基本上类似于上文参考图5描述的方法500的框528。在方法1800的实施例中，框1820、1822和/或1824可以被省略、由不同实体实施和/除了CMOS工艺以外实施这些框。因此，FET1910被修改成形成 BioFET2606。BioFET2606 允许受体控制 BioFET2606的导电性，而栅极结构1914(例如多晶硅)提供后栅极。栅极结构1914提供可以控制沟道电子分布而无体衬底效应的后栅极。如果受体附接至分子，则改变在源极/漏极1916之间的有源区域1908中的场效应晶体管沟道的电阻。因此，BioFET2606可以用来检测开口 2302周围和/或中的环境中的一个或者多个特定分子(包括生物分子或者生物实体)。BioFET2606可以布置于诸如上文参考图3和/或图4描述的阵列型图案中。互连件2014可以向BioFET2606(例如，包括向前栅极或者受体/界面层)提供偏压。在一个实施例中，CMOS制造设备(例如铸造厂)可以处理方法500和/或关联器件直至流体沟道形成。在一个实施例中，后续用户可以提供表面处理技术、离子溶液、受体等。例如铸造厂可以向用户(例如，消费者)提供诸如上文参考图14和/或图25描述的器件。总之，本文所公开的方法和器件提供一种使用CMOS和/或CMOS兼容工艺来制造的BioFET。可以在生物和/或医疗应用(包括涉及到液体、生物实体和/或试剂的应用)中使用公开的BioFET的一些实施例。这里描述的一些实施例的一种检测机制包括由于将目标生物分子或者生物实体与至器件的栅极结构或者在栅极结构上设置(例如，固定)的受体分子结合所产生的BioFET的FET的导电性调节。这里描述的BioFET的一些实施例包括一种可以至少部分使用传统工艺来制造的反型FET。具体而言，CMOS FET的背面具有开口(例如在阱栅极处)。生物兼容界面材料和受体材料放置于该开口中，使得可以通过电阻器的性能(例如电流)改变来检测存在生物实体结合。因此，在一些实施例中，晶体管包括源极/漏极区域(例如形成为传统FET)和流体栅极结构，该流体栅极结构包括用于生物感测的电介质膜和/或位于电介质膜的顶部的金属叠层。钝化层可以保护新形成的“晶体管”免受周围液体损坏。在一些实施例中，该器件包括导电(金属)层和布线以及位于源极/漏极区域下方的层间或者金属间电介质电路和I/o连接件。以阵列形式布置BioFET的一些实施例。它们可以包括用于后栅极偏置以提高响应时间和/或增强灵敏度的后栅极。栅极结构可以构建于绝缘体上硅(SOI)衬底上。这可以以更高速度和/或更少功耗的操作的一些实施例中提供优点。在SOI衬底上提供的反型晶体管可以实现改进的制造均匀性、具有改进的工艺控制等。例如由于形成在SOI衬底上，一些实施例可以提供改进的短沟道效应。在描述这些实施例中的一个或者多个实施例中，本发明可以提供优于现有技术的器件的若干优点。在优点或者益处的以下讨论中，应该注意，这些益处和/或结果可以存在于一些实施例中、但是并非必需。本发明的一些实施例的优点包括提供客户可定制的产品的能力。例如，可以通过消费者来实施流体沟道形成、受体引入等。实施例的其它实例包括提供生物友好界面材料。作为这里描述的一个或者更多实施例的优点的又一个实例，在传统器件中，通常需要高纵横比工艺以形成生物兼容界面(例如，需要从衬底的前表面蚀刻到栅极结构)。由于本方法提供在薄化的晶圆的背面上的处理，所以可以降低纵横比。所生成的器件的优点在于背面栅极可以容易控制沟道电极分布并且减少体衬底效应，因为它是由栅极结构(例如多晶硅电极)而不是衬底提供的。一些实施例的更多示例性优点包括但不限于,分离的电元件和流体元件，这些元件可以被独立优化而无交叉干扰。分离的电元件和流体元件也可以或者可选地最小化以由于(例如金属层的)寄生电容所导致的信号衰减影响。一些实施例的更多示例性优点包括用于基于所需设计目标来选择用于流体栅极的适当材料的能力(诸如基于设计者对流体栅极材料(电介质和/或金属)的选择来提高关联和离解能力以及结合能力)；由于选择具有较大导带偏移的流体栅极材料(例如电介质)而使漏电流最小；由于设计者选择具有更高介电常数和/或金属导电率的流体栅极材料而增强灵敏度；由于设计者选择流体栅极材料而提闻液体电阻；和/或其它优点。此外，应该理解，任何上述优点可以存在于本发明的一些实施例中、但是并非任何具体实施例都需要具备的。另外，应该理解，这里公开的不同实施例提供了不同公开内容并且它们可以这里进行各种改变、替换和变更而未脱离本发明的主旨和范围。因此，应该理解，在一个实施例中描述一种BioFET器件，该器件包括衬底和在衬底的第一表面上设置的栅极结构。该器件还包括在衬底的第二(和相对)表面上设置的隔离层。隔离层包括开口，该开口具有在开口中的衬底的第二表面上形成的界面层。在另一实施例中，提供一种包括BioFET器件阵列的半导体器件。阵列连接至至少一个读出放大器。BioFET器件阵列可以包括BioFET器件，该器件具有作为后栅极的栅极结构和形成于BioFET器件的沟道区域上的可用作前栅极的界面层。作为另一实例，提供一种包括BioFET器件和耦合到BioFET器件的读出放大器的器件。BioFET器件包括形成于衬底上的栅极结构、与栅极结构相邻地形成于衬底中的源极区域和漏极区域以及介于源极区域与漏极区域之间并且位于栅极结构下方的沟道区域。界面层设置于沟道区域上。界面层设置于沟道区域的第一表面上，并且栅极结构设置于沟道区域的相对第二表面上。界面层可用于为生物分子和生物实体中的至少一个提供结合界面。输入/输出焊盘可以设置于具有栅极结构的衬底上。可选地，输入/输出焊盘可以设置于连接至衬底的承载衬底上。另外，多条线路(例如位线)可以耦合到BioFET器件以用于在BioFET器件检测到目标生物分子或者生物实体时传输电流。在又一个实施例中，一种制造BioFET器件的方法包括提供器件衬底，该器件衬底具有设置于器件衬底上的FET器件。然后，多层互连件(MLI)形成于器件衬底的第一表面上。承载衬底附接至MLI。承载衬底可以附接至形成于MLI上的钝化层。薄化器件衬底以暴露FET器件的沟道区域。隔离层形成于薄化的器件衬底的第二表面上，在隔离层中的开口暴露沟道区域。界面层可以形成于暴露的沟道区域上。在又一个实施例中，一种制造BioFET器件的方法包括:提供器件衬底，该器件衬底具有设置于器件衬底上的FET器件；并且在器件衬底的第一表面上形成多层互连件(MLI)。承载衬底附接至MLI。承载衬底包括至少一条导电线路和接合焊盘或者接合层。然后，薄化器件衬底以暴露FET器件的沟道区域。隔离层形成于薄化的器件衬底的第二表面上，隔离层包括用于暴露沟道区域的开口。去除器件衬底的部分以暴露承载衬底上的接合焊盘或者接合层。
权利要求
1.一种BioFET器件，包括: 衬底； 栅极结构，设置于所述衬底的第一表面上； 隔离层，设置于所述衬底的第二表面上，所述第二表面与所述第一表面相对，其中，所述隔离层包括开口 ；以及 界面层，形成于所述开口中的所述衬底的所述第二表面上。
2.根据权利要求1所述的BioFET器件，其中，所述界面层包括用于生物分子结合的材料。
3.根据权利要求2所述的BioFET器件，其中，所述界面材料选自由Si02、Si3N4、Al203、TiO2, HfO2, Ta2O5, TiN, SnO、SnO2, Pt、Cr、Au、Al、W、Cu 以及它们的组合所组成的组。
4.根据权利要求1所述的BioFET器件，还包括: 流体沟道，设置于所述隔离层上。
5.根据权利要求1所述的BioFET器件，还包括: 多层互连件(MLI)，设置于所述衬底的所述第一表面上。
6.根据权利要求5所述的BioFET器件，其中，所述MLI包括层间介电(ILD)层。
7.根据权利要求6所述的BioFET器件，其中，承载衬底接合至设置于所述ILD层上的钝化层。
8.根据权利要求1所述的BioFET器件，还包括: 至少一个受体，设置于所述界面层上。
9.一种提供BioFET器件的方法，包括: 在半导体衬底上形成FET器件，其中，所述FET器件包括形成于所述半导体衬底的第一表面上的栅极结构并且包括沟道区域； 在设置于所述半导体衬底的第二表面上的隔离层中提供开口，所述第二表面与所述第一表面平行并且相对，其中，所述开口暴露所述FET器件的所述沟道区域，所述沟道区域包括所述半导体衬底的所述第二表面的部分；以及 在所述开口中的所述半导体衬底的所述第二表面的所述沟道区域上形成界面材料。
10.一种器件，还包括: 第一 BioFET器件，包括: 栅极结构，形成于衬底上； 源极区域和漏极区域，形成在与所述栅极结构相邻的所述衬底中； 沟道区域，介于所述源极区域与所述漏极区域之间并且位于所述栅极结构下方；以及界面层，设置于所述沟道区域上，其中，所述界面层设置于所述沟道区域的第一表面上而所述栅极结构设置于所述沟道区域的相对第二表面上，所述界面层用于提供用于生物实体的结合界面；以及 读出放大器，耦合至所述第一 BioFET器件。
全文摘要
本发明提供一种生物场效应晶体管(BioFET)和一种制作BioFET器件的方法。该方法包括使用与互补金属氧化物半导体(CMOS)工艺兼容或者CMOS工艺特有的一个或者多个工艺步骤来形成BioFET。BioFET器件可以包括衬底；栅极结构，设置于衬底的第一表面上；以及界面层，形成于衬底的第二表面上。界面层可以允许受体放置于界面层上以检测存在的生物分子或者生物实体。本发明还提供了兼容BioFET的CMOS。
文档编号B81C1/00GK103091368SQ20121038250
公开日2013年5月8日 申请日期2012年10月10日 优先权日2011年10月31日
发明者亚历克斯·卡尔尼茨基, 刘怡劭, 梁凯智, 朱家骅, 郑创仁, 郑钧文 申请人:台湾积体电路制造股份有限公司