微机电装置及其形成方法与流程

1.本发明是关于一种微机电装置及其形成方法，且特别是关于一种应用于声学领域的微机电装置及其形成方法。


背景技术：

2.微机电(micro-electromechanical system,mems)装置是利用习知半导体制程来制造的微小机械元件，通过半导体技术例如沉积、或选择性蚀刻材料层等方式完成具有微米尺寸的机械元件。微机电装置可利用电磁(electromagnetic)、电致伸缩(electrostrictive)、热电(thermoelectric)、压电(piezoelectric)或压阻(piezoresistive)等效应进行操作，而兼具电子及机械的双重功能，因此，常应用于微电子领域，如加速器(accelerometer)、陀螺仪(gyroscope)、反射镜(mirror)或声学传感器(acoustic sensor)等。
3.近年来，由于无线蓝牙(true wireless stereo,tws)耳机的快速发展，可将微机电系统加速器产品用于感测声音的振动，为声学换能器带来新的视野。将微机电系统加速器产品设置于所述无线蓝牙耳机内，可让所述无线蓝牙耳机即使处于噪声高或噪声较多的周围环境下依然能有力地撷取声音。然而，因微机电系统加速器产品目前较普遍应用于手机领域，因此，其结构设计上多偏向厚而大，以致并不能满足无线蓝牙耳机微型化的设计需求。如此，目前仍然需要一种新设计的加速器以应用于声学领域。


技术实现要素：

4.本发明提供一种微机电装置及其形成方法，所述微机电装置具有微型化的检测质量块(proof mass)，所述检测质量块相对于悬臂(cantilever)、隔膜(diaphragm)等悬挂结构占用相对较小的面积。通过前述设置方式，本发明的微机电装置可应用于无线蓝牙耳机，从而辅助麦克风的语音振动。
5.为达上述目的，本发明的一实施例提供一种微机电装置，包含一复合基底、一空腔、一压电堆叠结构以及一质量块。所述复合基底包含由下而上依序堆叠的一第一半导体层、一黏合层以及一第二半导体层。所述空腔设置在所述第一半导体层内，所述空腔自所述第二半导体层延伸于所述第一半导体层且不贯穿所述第一半导体层。所述压电堆叠结构设置在所述复合基底上，所述压电堆叠结构包含位于所述空腔上的一悬挂区域。所述质量块设置在所述空腔内并连接所述压电堆叠结构。
6.为达上述目的，本发明的一实施例提供一种微机电装置的形成方法，包含以下步骤。首先，提供一复合基底，所述复合基底包含由下而上依序堆叠的一第一半导体层、一黏合层以及一第二半导体层。并且，在所述复合基底内形成一空腔，所述空腔自所述第二半导体层延伸于所述第一半导体层且不贯穿所述第一半导体层。接着，在所述复合基底上形成一压电堆叠结构，所述压电堆叠结构包含位于所述空腔上方的一悬挂区域。然后，在所述空腔内形成一质量块，所述质量块连接所述压电堆叠结构。
附图说明
7.图1为本发明的一微机电装置(mems device)在形成空腔(cavity)后的俯视示意图。
8.图2为图1中沿着切线a-a’的剖面示意图。
9.图3为本发明的一微机电装置在形成沟槽后的剖面示意图。
10.图4为本发明的一微机电装置在进行一氧化制程后的俯视示意图。
11.图5为图4中的微机电装置沿着切线a-a’的剖面示意图。
12.图6为本发明的一微机电装置在形成压电堆叠结构后的俯视示意图。
13.图7为图6中的微机电装置沿着切线a-a’的剖面示意图。
14.图8为本发明的一微机电装置在薄化复合基底后的剖面示意图。
15.图9为本发明的一微机电装置在释放压电堆叠结构后的俯视示意图。
16.图10为图9中的微机电装置沿着切线a-a’的剖面示意图。
17.图11为本发明另一实施例中的一微机电装置的俯视示意图。
18.图12为本发明另一实施例中的一微机电装置的剖面示意图。
19.附图标记说明如下：
20.200：压电堆叠结构
21.201a：第一压电层
22.201b：第二压电层
23.202：绝缘层
24.203a：第一金属层
25.203b：第二金属层
26.203c：第三金属层
27.205a：连接垫
28.205b：连接垫
29.207：穿孔
30.210：悬挂区域
31.210a：悬挂区域邻近锚定端的一半部分
32.210f：悬挂区域邻近自由端的一半部分
33.211：连接垫
34.300、500：微机电装置
35.310：基底
36.310a：第一表面
37.310b：第二表面
38.311、312：第一半导体层
39.311a：初始空腔
40.313：黏合层
41.313a：底切部分
42.315：第二半导体层
43.315a：沟槽
44.315b：栅
45.315c：质量块区域
46.316：氧化区域
47.317：绝缘层
48.320：空腔
49.330：绝缘层
50.330a：底切部分
51.331：绝缘层
52.350：保护层
53.370：氧化物层
54.390：覆盖层
55.450：盖层
56.450a：空腔
57.ae：锚定端
58.d1、d2、d3：尺寸
59.fe：自由端
60.t1、t2、t4：厚度
61.t3：总厚度
62.x、y：方向
具体实施方式
63.为使本领域技术人员能更进一步了解本发明，下文特列举本发明的数个较佳实施例，并配合所附图式，详细说明本发明的构成内容及所欲达成的功效。并且，本领域技术人员也能在不脱离本发明的精神下，参考以下所举实施例，而将数个不同实施例中的特征进行替换、重组、混合以完成其他实施例。
64.本发明中针对“第一部件形成在第二部件上或上方”的叙述，其可以是指“第一部件与第二部件直接接触”，也可以是指“第一部件与第二部件之间还存在有其他部件”，致使第一部件与第二部件并不直接接触。此外，本发明中的各种实施例可能使用重复的元件符号和/或文字标记。使用这些重复的元件符号与文字标记是为了使叙述更简洁和明确，而非用以指示不同的实施例及/或配置之间的关联性。另外，针对本发明中所提及的空间相关的叙述词汇，例如：“在...之下”、“在...之上”、“低”、“高”、“下方”、“上方”、“之下”、“之上”、“底”、“顶”和类似词汇时，为便于叙述，其用法均在于描述图式中一个部件或特征与另一个(或多个)部件或特征的相对关系。除了图式中所显示的摆向外，这些空间相关词汇也用来描述半导体装置在制作过程中、使用中以及操作时的可能摆向。举例而言，当半导体装置被旋转180度时，原先设置于其他部件“上方”的某部件便会变成设置于其他部件“下方”。因此，随着半导体装置的摆向的改变(旋转90度或其它角度)，用以描述其摆向的空间相关叙述也应通过对应的方式予以解释。
65.虽然本发明使用第一、第二、第三等用词，以叙述种种元件、部件、区域、层、及/或区块(section)，但应了解这些元件、部件、区域、层、及/或区块不应被这样的用词所限制。
这样的用词仅是用以区分某一元件、部件、区域、层、及/或区块与另一个元件、部件、区域、层、及/或区块，其本身并不意含及代表所述元件有任何之前的序数，也不代表某一元件与另一元件的排列顺序、或是制造方法上的顺序。因此，在不背离本发明的具体实施例的范畴下，下列所讨论的第一元件、部件、区域、层、或区块也可以第二元件、部件、区域、层、或区块等词表示。
66.本发明中所提及的“约”或“实质上”的用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内，或3％之内，或2％之内，或1％之内，或0.5％之内。应注意的是，说明书中所提供的数量为大约的数量，也即在没有特定说明“约”或“实质上”的情况下，仍可隐含“约”或“实质上”的含义。
67.请参照图1至图10所示，其绘示本发明第一实施例中微机电装置300的制程的示意图，其中，图1、图4、图6以及图9分别绘出一微机电装置在制程中的俯视示意图，其他图式则分别绘出一微机电装置在制程中的剖面示意图。首先，如图1以及图2所示，提供一复合基底310，例如是硅覆绝缘(silicon-on insulator,soi)基底，用于制作微机电装置300。复合基底310还包括一第一半导体层311，其材料例如为单晶硅、多晶硅、非晶硅或其他合适的材料，一黏合层313，其材料例如为一氧化硅(sio)、硅氧氮(sion)或二氧化硅(sio2)，以及一第二半导体层315，其材料例如为单晶硅、多晶硅、非晶硅或其他合适的材料。第一半导体层311、黏合层313以及第二半导体层315由下而上依序堆叠而形成复合基底310。在本实施例中，第二半导体层315的厚度t1较佳是小于第一半导体层311的厚度(未绘示)，举例来说，第一半导体层311的厚度例如是约为400微米(micrometers，μm)至500微米，第二半导体层315的厚度t1则可约为50微米至100微米，但不以此为限。较佳地，第二半导体层315的厚度t1可等同于后续形成的质量块的一预定厚度，例如为50微米，但并不限于此。本领域具备通常知识者应可轻易理解，第二半导体层315的厚度也可根据实际产品所需的感测准确性，参照下面的公式(i)进一步调整。
68.公式(i)：其中，κb为博尔茨曼常数(boltzmann’s constant)；t为绝对温度；ω0为共振频率；mi为传感器的质量；q为质量系数。
69.在复合基底310中形成一初始空腔311a，初始空腔311a例如从第一半导体层311的顶面延伸至第一半导体层311内部，如图2所示，而黏合层313则覆盖在第一半导体层311的所述顶面以及初始空腔311a的内表面上。在一实施例中，复合基底310例如可由以下步骤形成。首先，提供两个半导体层(未绘示)，其厚度约为400微米至500微米，在所述两个半导体层中的其中之一上形成初始空腔311a，氧化所述两个半导体层中的所述其中之一的表面，形成黏合层313，并且，通过黏合层313将所述两个半导体层相互结合。然后，将所述两个半导体层中的另一个薄化到一定厚度，例如是厚度t1，以获得复合基底310。在另一实施例中，也可选择将黏合层313直接设置在所述半导体层以及初始空腔311a上，黏合层313可包括一有机材料，例如聚酰亚胺(polyimide)、光阻材料或其他合适的材料等。
70.详细来说，复合基底310具有两相对表面，如图2所示的第一表面310a以及第二表面310b，其中初始空腔311a形成在邻近于第一表面310a的位置，意即，初始空腔311a形成在复合基底310的前侧，使其尺寸(如口径)d1例如约为100微米至150微米，但不限于此。换言之，初始空腔311a用于初步定义后续所形成的空腔的大小与位置，以便根据后续所要形成
的空腔的预定大小进一步调整初始空腔311a的尺寸d1。另一方面，在第二表面310b(即复合基底310的背侧)上接着形成一绝缘层317，绝缘层317可包括一氧化硅或二氧化硅，但不以此为限。在一实施例中，绝缘层317例如可通过一氧化制程而形成，例如是通过形成黏合层313的同一道氧化制程一并形成，但不以此为限。
71.接着，如图3所示，在复合基底310中形成复数个沟槽315a，使得各个沟槽315a贯穿第二半导体层315的两相对表面。沟槽315a相互分隔地设置在对应于下方初始空腔311a的位置，以在初始空腔311a的范围内定义出至少一质量块区域315c，如图3所示。较佳地，质量块区域315c的尺寸(宽度)d3可大体上等同于后续所形成的质量块的预定尺寸，而所述质量块的所述预定尺寸可依据实际产品所需的感测准确性而决定，例如可依据前述公式(i)设定。在一实施例中，各个沟槽315a之间具有多个栅315b相互间隔，并且，各个沟槽315a的尺寸(宽度)d2较佳由后续氧化制程中所需的氧化速率而决定。在一实施例中，各个沟槽315a以及各个栅315b可具有相同的尺寸(宽度)d2，如约为0.5微米至2.5微米，较佳约为0.6微米至0.8微米，但不限于此。而在另一个实施例中，沟槽315a以及栅315b也可选择具有相互不同的尺寸，或者是，形成尺寸相互不同的多个沟槽或是尺寸相互不同的多个栅，从而可在实际制程中实现不同的氧化速率。
72.而后，如图4以及图5所示，进行一氧化制程，例如是一湿式氧化制程或是一干式氧化制程，在第二半导体层315内形成一氧化区域316。在一实施例中，氧化区域316较佳包括与黏合层313相同的材料，或者是包括与黏合层313具有相同蚀刻选择比的材料，但不以此为限。详细来说，氧化区域316是由栅315b被氧化后所形成，因被氧化后的栅315b的体积相较于栅315b的原本体积较为增加，如此，可填充于相邻的沟槽315a内并将所有被氧化后的栅315b进一步合并，成为氧化区域316。在一实施例中，第二半导体层315例如包括硅，而被氧化后的栅315b的体积(例如包括一氧化硅或二氧化硅)可增加约两倍，从而可以填充沟槽315a并相互合并，但第二半导体层315的材质并不限于前述。另需注意的是，由于氧化制程在第二半导体层315所有暴露的表面上均匀地进行，因此，如图5所示，质量块区域315c的底面也一并被氧化，并且，在第二半导体层315(即复合基底310的第一表面310a)的顶面上还可进一步形成一绝缘层330。在此情况下，质量块区域315c即可被这些被氧化的部分环绕，这些被氧化的部分例如包括氧化区域316以及绝缘层330等。需特别说明的是，在一实施例中，可选择性地在对应初始空腔311a的位置定义一个或多个质量块区域。举例来说，如图4所示，可在同一个初始空腔311a内同时定义三个质量块区域315c，但不限于此。本领域技术人员应可轻易理解为能因应不同的产品需求，也可选择在初始空腔311a内形成任何数量的质量块区域。
73.然后，如图6以及图7所示，在绝缘层330上进一步形成一压电堆叠结构200，其中，压电堆叠结构200设置在复合基底310的前侧。压电堆叠结构200可以是利用沉积及/或选择性蚀刻材料层等已知半导体制程所形成的任何合适的半导体结构。在一实施例中，压电堆叠结构200包含至少一压电层，其例如是两层压电层201a、201b，以及至少一金属层203，其例如是三层金属层203a、203b、203c，这些压电层以及这些金属层交替堆叠在绝缘层330上方的一绝缘层202上。其中，所述压电层例如包括一压电材料，例如为氮化铝(aluminum nitride,aln)、掺杂的氮化铝、氮化钪铝(scandium aluminium nitride,scaln)、掺杂的氮化钪铝、锆钛酸铅(lead zirconatetitanate,pzt)、氧化锌(zinc oxide,zno)，聚偏氟乙烯
(polyvinylidene fluoride,pvdf)、铌酸锰铅-钛酸铅(lead mangnesiumniobate-lead titanate)、铌酸锂(linbo3)或钽酸锂(litao3)，所述金属层例如包括铜(copper,cu)、钼(molybdenum,mo)、钨(tungsten,w)、钛(titanium,ti)、铂(platinum,pt)或铝(aluminum,al)等金属材质，但不以此为限。详细来说，第一压电层201a堆叠在绝缘层202上方的第一金属层203a上，第二压电层201b堆叠在第一压电层201a上方的第二金属层203b上，然后，第三金属层203c堆叠在第二压电层201b上，如图7所示，但不限于此。在另一实施例中，也可以形成相互堆叠的两层金属层以及一层压电层。此外，压电堆叠结构200还包括至少一连接垫，例如穿过压电堆叠结构200以分别电连接不同金属层(如第二金属层203b以及第一金属层203a)的两连接垫205a、205b。其中，所述连接垫可包括一导电材料，例如铜或铝。本发明为了能清楚说明压电堆叠结构200与其下方元件(如质量块区域315c)之间的设置位置，图6中已省略绘示压电堆叠结构200的细部元件，如连接垫205a、205b等。
74.压电堆叠结构200还包括至少一悬挂区域210，对应于下方的初始空腔311a，并且，至少一穿孔207形成在压电堆叠结构200上，邻近悬挂区域210，如图7所示，如此，设置在悬挂区域210内的结构即可在后续制程中与复合基底310部分分离，形成类似悬臂或隔膜(未绘示)的悬挂结构。所述悬挂结构例如包括由上而下依序堆叠的一顶电极(如第二金属层203b)、一压电层(如第二压电层201a)、以及一底电极(如第一金属层203a)，进而能够在后续制程中以特定频率振动。在一实施例中，可选择在压电堆叠结构200内形成一个或一个以上的悬挂区域210，并位于初始空腔311a的上方。举例来说，可同时形成三个悬挂区域210，并且三个质量块区域315c分别设置在三个悬挂区域210下方，如图6所示，由此可调节各个悬挂结构的振动频率进而符合产品需求。
75.然后，如图8所示，在压电堆叠结构200上形成一保护层350，用于保护设置在压电堆叠结构200中的元件。保护层350例如包括与黏合层313、绝缘层330相同的材料，或者包括与黏合层313、绝缘层330具有相同蚀刻选择比的材料，如一氧化硅或二氧化硅，但不限于此。然后，进行复合基底310的薄化制程，例如自复合基底310的背侧(即第二表面310b所在侧)进行薄化制程。由此，设置在第二表面310b上的绝缘层317即被完全移除，并且，一部分的第一半导体层311也被移除，使得剩余的第一半导体层312具有较小的一厚度t2。在一实施例中，剩余的第一半导体层312(即薄化后的第一半导体层)的厚度t2例如约为200微米至300微米，因此，复合基底310的总厚度t3可约为300微米至400微米，但不以此为限。
76.此后，如图9至图10所示，从复合基底310的前侧进行一蚀刻制程，例如是一等向性湿蚀刻制程，完全移除保护层350以及氧化区域316，并且，部分移除具有类似材料或具有类似蚀刻选择比的材料的绝缘层330以及黏合层313。如此，可释放位于压电堆叠结构200内的悬挂区域210，形成微机电装置300。如图10所示，在移除氧化区域316时，绝缘层330以及黏合层313中靠近氧化区域316的部分也会一并被移除，进而暴露出悬挂区域210的部分底面，如图10所示。在此状况下，通过移除氧化区域316所产生的空间与初始空腔311a可共同在复合基底310内形成一空腔320。空腔320从第二半导体层315的顶面延伸至薄化后的第一半导体层312内，并与悬挂区域210暴露的底面相连，并且，空腔320可具有尺寸d1均匀的一开口，如图10所示。
77.另一方面，在移除氧化区域316后，第二半导体层315中的质量块区域315c则可与第二半导体层315的剩余部分分离。如此，质量块区域315c仅通过绝缘层330而与悬挂区域
210的底面相连接，而可作为微机电装置300的质量块。因此，各个质量块的厚度可大体上等同于第二半导体层315的厚度t2，例如是约为50微米至100微米，较佳为50微米。如图10所示，一部分的绝缘层331夹设于各个悬挂区域210以及各个质量块(即，各个质量块区域315c)之间，而当进行前述的蚀刻制程时，所述部分的绝缘层331的侧壁、以及绝缘层330以及黏合层313的剩余部分的侧壁可一并被稍微移除，而在靠近空腔320处形成底切部分330a、313a，如图10所示。
78.由前述制程，即可形成本发明第一实施例中的微机电装置300，微机电装置300包括压电堆叠结构200、空腔320以及设置在空腔320内部的至少一质量块(即，第二半导体层315的质量块区域315c)。需注意的是，由于穿孔207的形成，在移除保护层350以及氧化区域316之后，各个悬挂区域210的一端即可与复合基底310相互分离，使得各个悬挂区域210邻近穿孔207的一端成为一自由端(free end)fe。另一方面，悬挂区域210的另一端仍然与复合基底310连接，而成为悬挂区域210的锚定端(anchor end)ae，如图9至图10所示。在此设置下，各个悬挂区域210可悬置于复合基底310上方，通过各个悬挂区域210内的所述悬挂结构在接收到声波或电信号时产生相应的振动，并且进一步通过所述质量块调整所述悬挂结构，使得所述悬挂结构可具有能符合所需感测的音频范围的共振频率。
79.此外，相较于各个悬挂区域210的尺寸，各所述质量块具有相对较小的尺寸，例如，各所述质量块的覆盖面积相对于各个悬挂区域210的覆盖面积可缩小约10％至90％，较佳缩小约25％至50％。在本实施例中，各所述质量块较佳设置在悬挂区域210邻近自由端fe的一半部分210f上，如图9所示。由此，各所述质量块可在不会对所述悬挂结构造成刚性冲击的前提下，有效地提高微机电装置300的感测准确性。在一较佳实施例中，各所述质量块例如是仅部分重叠于悬挂区域210邻近自由端fe的一半部分210f，而不重叠于悬挂区域210邻近锚定端ae的一半部分210a，但并不以此为限。在此设置下，本实施例的微机电装置300可作为一微机电系统加速器(mems piezoelectric accelerometer device)，因而能够应用于无线蓝牙耳机，从而辅助麦克风的语音振动。
80.本实施例的微机电装置300的制程的主要特征是在复合基底310中形成沟槽315a，接着氧化沟槽315a之间的栅315b，由此形成氧化区域316并同时在第二半导体层315内定义出质量块区域315c。在此设置下，通过在后续制程中移除氧化区域316即可方便且精确地形成微机电装置300的质量块(即，质量块区域315c)以及空腔320。如此，空腔320可具有尺寸d1均匀的开口，并且，所述质量块的尺寸以及所述质量块设置在空腔320内的位置也可同时被准确地定义。本领域技术人员应可轻易理解，尽管在前述实施例中，沟槽315a或是氧化区域316的形成是在所述硅覆绝缘基底形成后进行，但在实际制程中也可具有其他变化或者是具有其他制程顺序。举例来说，在另一实施例(未绘示)中，也可选择在组成所述硅覆绝缘基底的两层半导体层的其中之一上形成复数个沟槽(例如是形成如图3所示的沟槽315a，未绘示)，接着可在黏合所述两层半导体层之前或之后氧化这些沟槽之间的栅。随后，薄化所述两层半导体层的所述其中之一，仍可获得如图5所示的类似结构。
81.此外，尽管前述的微机电装置300制程是形成三个悬挂区域210作为实施方式进行说明，使得三个悬挂区域210都延伸于一相同方向(例如是y方向，如图9所示)上，并且分别与对应的各所述质量块相互连接，但本发明并不限于前述方式。在另一实施例中，悬挂区域210以及质量块的数量及其设置方式都可依据微机电装置所需的感测准确性进一步调整。
举例来说，如图11所示，也可依据前述公式(i)选择设置较少数量的悬挂区域210以及质量块，而可获得不同的检测信号。并且，悬挂区域210也可选择延伸于另一方向，如图11所示的x方向等，由此可感测来自不同方向的信号。在另一实施例中，可以进一步形成分别沿不同方向延伸的悬挂区域(未绘示)，由此可感测来自多种不同方向的信号，进一步满足实际产品需求。
82.下文将针对本发明微机电装置及其形成方法的其他实施例或变化型进行说明。且为简化说明，以下说明主要针对各实施例不同之处进行详述，而不再对相同之处作重复赘述。此外，本发明的各实施例中相同的元件是以相同的标号进行标示，以利于各实施例之间互相对照。
83.请参考图12，其绘示本发明第二实施例中微机电装置500的示意图。本实施例中的微机电装置500的结构大体上与前述实施例中的结构相似，在此不再赘述。本实施例与前述实施例之间的差异性在于，压电堆叠结构200上额外形成一盖层450，以在微机电装置500内形成一真空空腔(vacuum cavity)。
84.具体来说，盖层450例如包括硅、玻璃等刚性基底材质，并且，盖层450结合于复合基底310的所述前侧，使得盖层450以及设置在复合基底310上方的压电堆叠结构200之间可形成一空腔450a。较佳地，空腔450a可具有一厚度t4，约为5微米至20微米，空腔450a可设定于一真空(vacuum)状态而可进一步应用于一高重力(high-gravity)环境。需注意的是，盖层450通过其上设置的一突出结构而结合至压电堆叠结构200上的连接垫211。在一实施例中，所述突出结构可环绕设置于盖层450的周边区域，所以，所述突出结构若从一俯视图(未绘示)来看可呈现一环状，而在如图12所示的侧剖图来看则可呈现两个相互分隔的突起结构。所述突出结构可包括一氧化物层370、以及覆盖在氧化物层370上方的覆盖层390，其中，氧化物层370可包括一氧化硅或二氧化硅，覆盖层390则可包括一金属材料，如铝锗(aluminum germanium,alge)，但不以此为限。较佳地，氧化物层370的厚度可约为2微米至10微米，使得形成在微机电装置500内部的空腔450a可具有足够空间。
85.由此，即可完成本发明第二实施例中的微机电装置500，微机电装置500包括压电堆叠结构200、空腔320、设置在空腔320内部的质量块(即，第二半导体层315的质量块区域315c)、以及盖层450。如此，可在盖层450以及压电堆叠结构200之间额外形成真空空腔450a，使得微机电装置500可应用于一高冲击状态而作为高重力状态加速度计(high-gravity accelerometer，例如是约为10g至300g)，进而达到更佳的感测效果。
86.整体来说，本发明的目的之一在于提供一种微机电装置，其具有微型化且尺寸精准的质量块，使得所述质量块的覆盖面积相对于对应设置的悬挂区域的覆盖面积可缩小约10％至90％，较佳是缩小约25％至50％。但不限于此。此外，可选择在所述微机电装置设置一个或一个以上的质量块分别对应于一个或一个以上的悬挂区域，使得各所述质量块可分别连接至各所述悬挂区域，由此可进一步调节振动频率。在此设置下，本发明的微机电装置即可作为一微机电系统加速器，而能应用于无线蓝牙耳机，从而辅助麦克风的语音振动。
87.本发明的另一目的在于提供一种微机电装置的制程，首先在一复合基底中形成多个沟槽、并氧化所述些沟槽之间的栅，以通过氧化后的栅定义出质量块的区域与尺寸。而后，即可在后续制程中通过简单地移除氧化区域等手段，同时获得具有准确位置以及尺寸的质量块也即具有开口尺寸均匀的空腔。如此，使得所形成的微机电装置可具有更为改善
的功能与效果。
88.以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。