专利名称：基于fpga的电磁阀驱动模块的制作方法
技术领域：
本发明一种基于FPGA的电磁阀驱动模块，属于发动机燃油喷射技术领域。
背景技术：
现代发动机技术中，供油系统技术处于核心的地位。而电磁阀的快速开启和快速 关闭是供油系统的关键。电磁阀的开启是靠导通驱动模块控制实现的，当驱动模块导通时，电流通过电磁 线圈产生电磁力，克服弹簧力打开电磁阀，当驱动模块断开时，铁芯在弹簧的回复力作用下 复位关闭电磁阀。由于燃油喷射系统每次喷射的时间很短，电磁铁必须能在很短的时间内 产生强大的吸力来克服复位弹簧的拉力。驱动模块的控制具体为在开启阶段给电磁线圈大 电流让电磁阀迅速闭合，当电磁阀闭合后，只需要提供较小的维持电流就能让电磁阀维持 闭合状态，这样可以避免电磁线圈中持续通过大电流造成能源的浪费。不同类型的发动机具有不同的喷油特性。如使用电控单体泵供油系统的发动机在 每次供油循环中只喷射一次，而在使用高压共轨供油系统的发动机中，每次供油循环要实 行预喷射、主喷射、后喷射等，电磁阀要连续开闭多次。同时，在发动机工作时，电磁阀需要 进行多次的开闭，这样容易引起电磁阀故障，如发生短路或者断路。因此在保障电磁阀开关 开启准确迅速的同时要保障电磁阀的可靠性。现有的高低端驱动结构能够实现电磁阀的峰值保持波形电流，但是对驱动模块中 电流的控制要用单片机对电流进行实时采样，根据实际电流大小改变控制脉冲的占空比来 改变电流大小，这样软件工作量大，需要较高的频率，精度无法得到保证，占用单片机资源 较多，同时，这种现有的高低端机构驱动结构只能适用一种电磁阀，缺乏通用性。并且这种 高低端驱动结构不能进行故障的检测和保护，容易造成电磁阀线圈电流过大而烧毁线圈发 生短路或电流上升速度过快而烧毁驱动模块的现象。
发明内容
本发明一种基于FPGA的电磁阀驱动模块，根据电磁阀的类型设置控制驱动峰值 电流和谷值电流的脉宽调制PWM信号，使该电磁阀驱动模块可以适用于多种类型的电磁阀。为实现上述目的，本发明所采用的技术方案如下本发明一种基于FPGA的电磁阀驱动模块，包括高端开关、现场可编辑门阵列FPGA 单元、低端驱动单元以及电源。电源通过高端开关与低端驱动单元相连，FPGA单元分别与高端开关和低端驱动单 元相连。低端驱动单元包括多个低端开关、采样电阻以及电压比较器；多个电磁阀为驱动 对象高端开关与各个电磁阀分别相连，每个电磁阀分别连接一个低端开关，各个低端开关 通过同一采样电阻接地，电压比较器与采样电阻和FPGA单元分别相连。
高端开关，根据接收自FPGA单元的信号控制电磁阀驱动模块的导通和断开。低端驱动单元，根据FPGA单元传输过来的选择信号，闭合一个低端开关，以驱动 对应的电磁阀。电压比较器，实时采集采样电阻上的电压，在电流上升阶段，当所采集的电压大于 事先设置的峰值电压时，则发送峰值电流维持信号给FPGA单元，在电流下降阶段，当所采 集的电压小于事先设置的谷值电压时，则发送谷值电流维持信号给FPGA单元。FPGA单元，存储低端驱动单元中各电磁阀的控制参数，包括峰值电流的持续时间 t2、谷值电流的持续时间、、峰值电压、谷值电压、维持峰值电流的PWM信号参数以及维持谷 值电流的PWM参数。根据外部传输过来的工况数据确定待驱动电磁阀，生成开启信号传输 给高端开关和生成选择信号传输给低端开关，获取当前被驱动电磁阀的峰值电压和谷值电 压设置到电压比较器。在接收到来自电压比较器的峰值电流维持信号时，根据当前被驱动 电磁阀的维持峰值电流PWM信号参数，生成维持峰值电流PWM信号传输给高端开关，维持高 端开关在、时间内处于峰值电流导通状态。在接收到来自电压比较器的谷值电压维持信 号时，根据当前被驱动电磁阀的维持谷值电流PWM信号参数，生成维持谷值电流PWM信号传 输给高端开关，维持高端开关在t4时间内处于谷值电流导通状态。本发明中在电流上升时，当电压比较器采集的采样电阻上的电压小于所述峰值电 压时，生成一个高电平的反馈信号传输给FPGA单元；当电压比较器采集的采样电阻上的电 压大于或等于峰值电压时，生成一个低电平的反馈信号信号传输给FPGA单元；FPGA单元接 收到的信号由高电平转为低电平时，根据当前被导通电磁阀的维持峰值电流PWM信号参数 生成维持峰值电流的PWM信号传输给高端开关。本发明中在电流下降时，当电压比较器采集的采样电阻上的电压大于谷值电压， 则生成一个低电平的反馈信号并传输给FPGA单元；当电压比较器采集到的采样电阻上的 电压小于或等于谷值电压时，生成一个高电平的反馈信号并传输给FPGA单元；FPGA单元接 收到的反馈信号由低电平转换为高电平时，根据当前被导通电磁阀的维持谷值电流PWM信 号参数生成维持谷值电流PWM信号传输给高端开关。本发明中FPGA单元进一步根据接收的峰值电流维持信号的时间判断电路是否出 现故障；当实际接收的峰值电流维持信号的时刻T1迟于理论接收的峰值电流维持信号的时 刻Ttl，且二者之差大于事先设定的第一阈值时，则判断为断路；当实际接收的峰值电流维持 信号的时刻T1早于理论接收的峰值电流维持信号的时刻Ttl，且二者之差大于事先设定的第 二阈值时，则判断为短路；FPGA单元根据判断结果进行响应。有益效果本发明根据电磁阀的类型对现场可编辑门阵列FPGA单元进行参数设置，使FPGA 单元输出相应控制驱动阀的PWM信号来控制驱动电磁阀的峰值电流和谷值电流的大小以 及持续时间，使其适用于多种类型的电磁阀。其次，采用电压比较器实时地采集采样电阻上的电压，并根据事先设置的参数进 行对比判断，当判定为短路或断路时关闭高端开关，实现对驱动模块的保护。
图1为本发明驱动模块整体示意图。
图2为理想电流波形示意图。图3为本发明PWM信号控制示意图。图4为本发明故障检测信号示意图。
具体实施例方式下面通过附图具体描述本发明的技术方案。如图1所示，一种基于FPGA的电磁阀驱动模块，其特征在于，包括高端开关、FPGA 单元、低端驱动单元以及电源。电源通过高端开关与低端驱动单元相连，FPGA单元分别与高端开关和低端驱动单 元相连。低端驱动单元包括多个低端开关、采样电阻以及电压比较器；多个电磁阀为驱动 对象，高端开关与各个电磁阀分别相连，每个电磁阀分别连接一个低端开关，各个低端开关 通过同一采样电阻接地，电压比较器与采样电阻和FPGA单元分别相连。FPGA单元生成的脉宽调制PWM信号控制高端开关的打开和闭合实现对驱动模块 中流过电磁阀的电流特性的控制。电流上升到峰值的时间和速率与初始的开启脉冲宽度设 置有关；电流的大小与PWM信号的占空比有关；电流的稳定程度与PWM信号的频率有关。如 图2所示，根据不同电磁阀的要求，通过对FPGA单元的进行参数设定，可以得到不同特性的 PWM信号，使得驱动模块具有通用性。首先根据电磁阀的特性将峰值电流持续时间t2、谷值电流持续时间t4、峰值电压、 谷值电压、维持峰值电流的PWM信号参数以及维持谷值电流的PWM参数事先设置入FPGA单 元中。FPGA单元通过同步串行外设接口 SPI接收电子控制单元E⑶传输过来的发动机工况 数据。根据发动机工况数据确定待驱动电磁阀，生成开启信号传输给高端开关和生成电磁 阀的选择信号传输给低端驱动开关。选择信号用于指示低端驱动单元闭合待驱动电磁阀对 应的低端开关。FPGA单元获取当前被驱动电磁阀的峰值电压和谷值电压设置到电压比较器 中。高端开关接收到开启信号后闭合进入导通状态，低端驱动单元根据接收到的选择 信号闭合某一低端开关进入导通状态，例如闭合低端开关A，使得高端开关通过电磁阀A与 低端开关A之间形成一个导通回路A，导通回路A中的电流开始上升。如图2和图3所示，导通回路A进入电流上升阶段低端驱动单元中的电压比较器 实时采集采样电阻上的电压，并与峰值电压进行对比；当采样电阻上的电压小于峰值电压 时，电压比较器生成一个高电平的反馈信号传输给FPGA单元，FPGA单元对接收到高电平反 馈信号不进行任何处理；当采样电阻上的电压大于或等于峰值电压时，电压比较器生成一 个低电平的反馈信号传输给FPGA单元。FPGA单元接收到的信号由高电平转为低电平时， 根据电磁阀A的维持峰值电流的PWM信号参数生成维持峰值电流的PWM信号传输给高端开 关。导通回路A进入峰值电流维持阶段高端开关接收维持峰值电流的PWM信号，维持 导通回路A的电流处于峰值状态。导通回路A的电流通过电磁阀A中的电磁线圈产生电磁 力，电磁力克服弹簧力闭合电磁阀。经过当前被驱动电磁阀对应的峰值电流持续时间、后， 电磁阀A已经处于完全闭合的状态，此时电磁阀A控制的喷油器开始喷油。
5
导通回路A进入电流下降阶段由于维持电磁阀闭合状态只需要一定的维持电 流，如果继续让导通回路A的电流处于峰值状态则会造成能源的浪费。因此，FPGA单元此 时给高端开关发送一低电平脉冲断开高端开关，导通回路A的电流下降。当电压比较器采 集到的采样电阻上的电压大于事先设置谷值电压时，电压比较器生成一个低电平的反馈信 号并传输给FPGA单元；当电压比较器采集到的采样电阻上的电压小于或等于事先设置谷 值电压时，电压比较器生成一个高电平的反馈信号并传输给FPGA单元。FPGA单元接收到的 反馈信号由低电平转换为高电平时，根据电磁阀A的维持谷值电流PWM信号参数生成维持 谷值电流PWM信号传输给高端开关。导通回路A进入谷值电流维持阶段高端开关接收维持谷值电流PWM信号，维持导 通回路A的电流处于谷值状态。经时间电磁阀A对应的谷值电流持续时间t4后，喷油过程 结束，此时FPGA单元生成一个低电平脉冲断开高端开关电磁阀完全关闭。如图4所示FPGA单元进一步根据反馈信号由高电平翻转为低电平的时间来判断 电磁阀是否出现故障。当电磁阀出现短路时，导通回路的电流很快上升到参考值，反馈信号 提前翻转为低电平；当电磁阀出现断路时，导通回路电流达不到参考值或者很慢才能达到 参考值，反馈信号不翻转或者很晚才翻转为低电平，从而根据实际的翻转时刻与理论翻转 时刻进行比较来判断。例如当实际接收的峰值电流维持信号的时刻T1迟于理论接收的峰 值电流维持信号的时刻T。，且二者之差大于事先设定的第一阈值时，则判断为断路；FPGA单 元发送检测信号提示工作人员对驱动模块的各个部分进行检测。当实际接收的峰值电流维 持信号的时刻T1早于理论接收的峰值电流维持信号的时刻Ttl，且二者之差大于事先设定的 第二阈值时，则判断为短路；FPGA单元发出断开信号给高端开关激活其进入断开状态，来 避免大导通回路A电流烧毁驱动模块。
权利要求
一种基于FPGA的电磁阀驱动模块，其特征在于，包括高端开关、现场可编辑门阵列FPGA单元、低端驱动单元以及电源；电源通过高端开关与低端驱动单元相连，FPGA单元分别与高端开关和低端驱动单元相连；低端驱动单元包括多个低端开关、采样电阻以及电压比较器；多个电磁阀为驱动对象；高端开关与各个电磁阀分别相连，每个电磁阀分别连接一个低端开关，各个低端开关通过同一采样电阻接地，电压比较器与采样电阻和FPGA单元分别相连；高端开关，根据接收自FPGA单元的信号控制电磁阀驱动模块的导通和断开；低端驱动单元，根据FPGA单元传输过来的选择信号，闭合一个低端开关，以驱动对应的电磁阀；电压比较器，实时采集采样电阻上的电压，在电流上升阶段，当所采集的电压大于事先设置的峰值电压时，则发送峰值电流维持信号给FPGA单元，在电流下降阶段，当所采集的电压小于事先设置的谷值电压时，则发送谷值电流维持信号给FPGA单元；FPGA单元，存储低端驱动单元中各电磁阀的控制参数，包括峰值电流的持续时间t2、谷值电流的持续时间t4、峰值电压、谷值电压、维持峰值电流的PWM信号参数以及维持谷值电流的PWM参数；根据外部传输过来的工况数据确定待驱动电磁阀，生成开启信号传输给高端开关和生成选择信号传输给低端开关；获取当前被驱动电磁阀的峰值电压和谷值电压设置到电压比较器；在接收到来自电压比较器的峰值电流维持信号时，根据当前被驱动电磁阀的维持峰值电流PWM信号参数，生成维持峰值电流PWM信号传输给高端开关，维持高端开关在t2时间内处于峰值电流导通状态；在接收到来自电压比较器的谷值电压维持信号时，根据当前被驱动电磁阀的维持谷值电流PWM信号参数，生成维持谷值电流PWM信号传输给高端开关，维持高端开关在t4时间内处于谷值电流导通状态。
2.根据权利要求1所述的基于FPGA的电磁阀驱动模块，其特征在于，在电流上升时，当电压比较器采集的采样电阻上的电压小于所述峰值电压时，生成一 个高电平的反馈信号传输给FPGA单元；当电压比较器采集的采样电阻上的电压大于或等 于峰值电压时，生成一个低电平的反馈信号信号传输给FPGA单元；FPGA单元接收到的信号 由高电平转为低电平时，根据当前被导通电磁阀的维持峰值电流PWM信号参数生成维持峰 值电流的PWM信号传输给高端开关；在电流下降时，当电压比较器采集的采样电阻上的电压大于谷值电压，则生成一个低 电平的反馈信号并传输给FPGA单元；当电压比较器采集到的采样电阻上的电压小于或等 于谷值电压时，生成一个高电平的反馈信号并传输给FPGA单元；FPGA单元接收到的反馈信 号由低电平转换为高电平时，根据当前被导通电磁阀的维持谷值电流PWM信号参数生成维 持谷值电流PWM信号传输给高端开关。
3.根据权利要求1所述的基于FPGA的电磁阀驱动模块，其特征在于，FPGA单元进一步 根据接收的峰值电流维持信号的时间判断电路是否出现故障；当实际接收的峰值电流维持 信号的时刻T1迟于理论接收的峰值电流维持信号的时刻Ttl，且二者之差大于事先设定的第 一阈值时，则判断为断路；当实际接收的峰值电流维持信号的时刻T1早于理论接收的峰值 电流维持信号的时刻T。，且二者之差大于事先设定的第二阈值时，则判断为短路；FPGA单元 根据判断结果进行响应。
全文摘要
本发明公开一种基于FPGA的电磁阀驱动模块，包括高端开关、FPGA单元、低端驱动单元以及电源；低端驱动单元包括多个低端开关、采样电阻以及电压比较器；多个电磁阀为驱动对象；高端开关与各个电磁阀分别相连，每个电磁阀分别连接一个低端开关，各个低端开关通过同一采样电阻接地，电压比较器与采样电阻和FPGA单元分别相连。根据驱动阀的类型对FPGA进行参数设置，使FPGA输出响应控制驱动阀的PWM信号来控制峰值电流和波谷电流的大小以及持续时间，使其适用于多种类型的电磁阀。采用电压比较器实时地采集采样电阻上的电压，并根据事先设置的参数对比判断，当判定为短路或断路时关闭高端开关，实现对驱动模块的保护。
文档编号F16K31/06GK101975301SQ20101050337
公开日2011年2月16日 申请日期2010年9月30日 优先权日2010年9月30日
发明者于雷, 刘兴华, 吴文峰, 李洋, 王汝维 申请人:北京理工大学