专利名称：图案生成器及测试装置的制作方法
技术领域：
本发明是关于一种图案生成器及测试装置。特别是本发明关于一种用于对电子元件进行测试的图案生成器及测试装置。对认可文献的利用参照的组入的指定国，将下述的申请中所记述的内容利用参照组入本申请中，作为本申请的记述的一部分。
日本专利的特申2003-277278申请日平成15年7月22日背景技术在习知技术中，在进行电子元件的功能测试及扫描测试的测试装置中，利用生成测试图案的图案生成器。图案生成器具有存储用于生成测试图案的数据的存储器。在进行功能测试的情况下，图案生成器从存储器中读出用于生成功能测试用的测试图案的图案数据及时序数据，并生成测试图案。而且，在进行扫描测试的情况下，图案生成器从存储器中读出扫描测试用的图案数据，并作为测试图案输出。
而且，近年来，电子元件的多比特化显著。因此，输出的信号的逻辑值同时反转的电子元件的输出针数增加，而在输出信号中产生噪声。为了降低这种噪声，有一种在输出信号的每一周期，使输出数据反转并输出的电子元件。即，在对前一周期，输出数据进行反转的输出针数多的情况下，藉由使各个输出针的输出数据反转并输出，而使对前一周期，输出数据进行反转的输出针数减少。在这种情况下，电子元件还输出用于表示使该周期的输出信号进行反转的意旨的反转周期信号。
但是，在习知的图案生成器中，需要将与扫描测试用的测试图案大致相同的数据作为图案数据在存储器中进行存储，必需有大容量的存储器。
发明内容
因此，本发明的目的是提供一种可以解决上述课题的图案生成器及测试装置。该目的由权利要求范围中的独立项所记述的特征的组合达成。而且，从属项规定本发明的更加有利的具体例子。
为了解决上述课题，本发明的第1形态提供一种图案生成器，为一种生成用于进行电子元件的扫描测试的测试图案的图案生成器，包括主存储器，将含有用于进行扫描测试的图案数据的扫描图案数据块，和含有用于表示应向电子元件供给扫描图案数据块的数据的顺序的指令的扫描时序数据块对应地进行存储；数据展开部，藉由实行扫描时序数据块的指令，而展开对应的扫描图案数据块的图案数据，并生成测试图案。
主存储器也可将多个扫描图案数据块在连续的区域中进行存储，并将多个扫描时序数据块在连续的区域中进行存储。而且，数据展开部在扫描时序数据块中的指令的实行过程中，如检测到应将对应的扫描图案数据块中的设定区域的图案数据反复地进行展开的反复指令，也可将设定的区域的图案数据反复地进行展开。
数据展开部具有用于存储应依次实行的扫描时序数据模块的时序高速缓冲存储器、用于存储与时序高速缓冲存储器所存储的扫描时序数据块相对应的扫描图案数据块的图案高速缓冲存储器；图案生成器还具有将与应生成的测试图案相对应的扫描时序数据块及扫描图案数据块从主存储器中依次读出，并在时序高速缓冲存储器及图案高速缓冲存储器中进行存储的存储器控制部。
本发明的第2形态提供一种测试装置，一种对电子元件进行测试的测试装置，包括生成用于对电子元件进行测试的测试图案的图案生成器、将测试图案整形的整波器、根据基于测试图案而从电子元件输出的输出信号判定电子元件的好坏的判定部；其特征在于图案生成器生成用于进行电子元件的扫描测试的测试图案，包括主存储器，将含有用于进行扫描测试的图案数据的扫描图案数据块，和含有用于表示应向电子元件供给扫描图案数据块的数据的顺序的指令的扫描时序数据块对应地进行存储；数据展开部，藉由实行扫描图案数据块的指令，而展开对应的扫描图案数据块中的图案数据，并生成测试图案。
测试装置进行电子元件的功能测试及扫描测试；图案生成器在生成功能测试用的测试图案的情况下，如检测到应生成扫描测试用的测试图案的指令，也可生成扫描测试用的测试图案。
电子元件包括用于进行功能测试的一般针、用于进行扫描测试的扫描针；图案生成器向一般针及扫描针供给测试图案，如检测到应生成扫描测试用的测试图案的指令，也可在扫描测试用的测试图案的生成结束之前，向一般针供给大致相同的图案。
图案生成器如检测到应生成扫描测试用的测试图案的指令，则在扫描测试用的测试图案的生成结束之前，也可将稍前所生成的功能测试用的测试图案中的最后的图案，供给到一般针。
另外，上述发明的概要并未列举本发明的所有的必要特征，这些特征群的子集也可又形成发明。
如利用本发明，可效率良好地生成测试图案。而且，可效率良好地对电子元件进行测试。而且，能够缩小所使用的存储器的容量。
图1所示为关于本发明的实施形态的测试装置100的构成的一个例子。(实施例1)图2所示为图案生成器50的构成的一个例子。
图3所示为数据展开部170的构成的一个例子。
图4所示为主存储器60的数据构成的一个例子。
图5所示为测试装置100的构成的另一例子。(实施例2)图6所示为与各针相对应的图案生成器50所输出的测试图案的一个例子。
10故障存储器 20判定部30信号输出入部 40整波器50图案生成器 60主存储器70存储器控制部 80图案生成部82图案高速缓冲存储器 84图案控制部90时序装置 92时序高速缓冲存储器94时序控制部 100测试装置110总线控制部 120算法图案生成部130捕获部 140捕获控制部150测试控制部 170数据展开部200电子元件具体实施方式
下面，通过发明的实施形态对本发明进行说明，但以下的实施形态并不限定于有关权利要求范围的发明，而且，实施形态中所说明的特征的组合的全部也未必是发明的解决方法所必须的。
实施例1图1所示为关于本发明的实施形态的测试装置100的构成的一个例子。测试装置100对电子元件200进行测试。测试装置100包括图案生成器50、整波器40、信号输出入部30及判定部20。这里，电子元件200是指依据所给予的电气信号进行动作的元件。例如包括具有半导体元件的IC芯片、LSI等半导体电路。
图案生成器50从外部所设置的测试控制部150，接收应对电子元件200进行测试的测试数据，并根据该测试数据生成用于对电子元件200进行测试的测试图案。测试控制部150为例如工作站等计算机。而且，图案生成器50也可生成用于表示电子元件200根据所输入的测试图案应输出的期待值的期待值信号。
整波器40接收测试图案并整形，且以所需的时序向信号输出入部30进行供给。信号输出入部30将接收的测试图案供给到电子元件200，并接收电子元件200根据测试图案所输出的输出信号。而且，信号输出入部30将接收的输出信号供给到判定部20。
判定部20根据所接收的输出信号，判定电子元件200的好坏。例如，判定部20藉由从图案生成器50接收期待值信号，并将该期待值信号和电子元件200的输出信号进行比较，而判定电子元件200的好坏。
图2所示为图案生成器50的构成的一个例子。图案生成器50包括主存储器60、数据展开部170、时序装置90、总线控制部110、算法图案生成部120、捕获部130、捕获控制部140及失效存储器10。数据展开部170具有图案生成部80及时序装置90。
主存储器60将用于生成测试图案的测试数据进行存储。测试数据被分割为多个测试数据块并被存储。例如，主存储器60将用于表示应付与电子元件200的信号的图案数据所分割成的多个图案数据块、用于指示应向电子元件200付与图案数据的顺序的时序数据所分割成的多个时序数据块，作为测试数据块进行存储。而且，主存储器60将图案数据块和时序数据块建立对应并进行存储。
总线控制部110从测试控制部150，接收用于指示应将测试数据块向图案生成部80及/或时序装置90进行供给的顺序的指示信息，并根据该指示信息，依次指示存储器控制部70应将哪个图案数据块及/或时序数据块从主存储器60中读出。主控制部70根据从总线控制部110所接收的指示，从主存储器60依次读出图案数据块及时序数据块，并将所读出的图案数据块依次供给到图案生成部80，将所读出的时序数据块依次供给到时序装置90。
图案生成部80依次接收图案数据块，并根据图案数据块生成测试图案。时序装置90将所接收的时序数据块依次进行存储，并根据所存储的时序数据块，对图案生成部80进行控制。例如，时序数据块为用于指示应将图案数据块中的数据进行输出的顺序并生成测试图案的程序，可使图案生成部80生成与该程序对应的测试图案。时序装置90也可根据时序数据块，对图案生成部80依次指示图案生成部80应输出的图案数据块的地址。
而且，在应进行测试的电子元件200为存储器的情况下，时序装置90也可对算法图案生成部120供给用于生成存储器测试用的图案数据的指示信号。算法图案生成部120在接收了该指示信号的情况下，根据预先所设定的算法，生成存储器试验用的图案数据。在这种情况下，图案生成部80还根据存储器测试用的图案数据，生成测试图案。
捕获部130及捕获控制部140将判定部20的判定结果，在失效存储器10中进行存储。捕获部130接收时序装置90对图案生成部80进行指示的图案数据块的地址，或算法图案生成部120所生成的存储器测试用数据中的某一个或者两个。捕获部130对判定结果，付与对应的图案数据块的地址，或对应的存储器测试用的数据的某一个或者两者。捕获控制部140从测试控制部150，接收用于指示是否将判定结果在失效存储器10中进行存储的指示信号，并依据该指示信号，将判定结果供给到失效存储器10。
而且，捕获控制部140也可在利用一个图案数据块的测试结束时，对总线控制部110通知该图案数据块的判定结果。在这种情况下，总线控制部110向测试控制部150通知该判定结果。
而且，失效存储器10存储判定部20的判定结果。测试控制部150可读出失效存储器10所存储的判定结果，进行电子元件200的测试结果的解析，也可根据每一图案数据块的判定结果，进行测试结果的解析。而且，在本例中，图案生成器50具有失效存储器10，但在其它的例子中，图案生成器50也可不具有失效存储器10，而使测试装置100具有失效存储器10，或使测试控制部150具有失效存储器10。
图3所示为数据展开部170的构成的一个例子。图案生成部80具有图案高速缓冲存储器82和图案控制部84。时序装置90具有时序高速缓冲存储器92和时序控制部94。图案高速缓冲存储器82将图案数据块进行存储，而时序高速缓冲存储器92将时序数据块进行存储。图案高速缓冲存储器82及时序高速缓冲存储器92具有能够存储多个数据块的地址空间为佳。
图案控制部84根据图案高速缓冲存储器82所存储的图案数据块，生成测试图案。例如，从时序控制部94，依次接收图案高速缓冲存储器82的地址，并将所接收的地址的图案数据依次输出，生成测试图案。
时序控制部94依次取出时序高速缓冲存储器92所存储的时序数据块并实行。例如，时序数据块为含有跳变指令、反复指令、返回指令等的指令群，时序控制部94根据时序数据块的指令，对图案控制部84依次指示图案高速缓冲存储器82的地址。
而且，时序控制部94在时序数据块的执行中，当检测到应将另外的时序数据块进行预读的预读命令时，将该预读命令通知存储器控制部70。存储器控制部70根据所通知的预读命令，从主存储器60中读出时序数据块及对应的图案数据块，并在图案高速缓冲存储器82及时序高速缓冲存储器92中进行存储。
图4所示为主存储器60的数据构成的一个例子。在本例中，测试装置100进行电子元件200的功能测试及扫描测试。这里，所说的功能测试，是指用于对电子元件200的逻辑部进行测试的测试，所说的扫描测试，是指包含例如由IEEE1149.1而确定测试规格的测试，且利用电子元件的扫描路线的测试。
主存储器60将多个时序数据块、多个扫描时序数据块、多个图案数据块及多个扫描图案数据块进行存储。时序数据块及图案数据块为用于进行功能测试的数据块，扫描时序数据块及扫描图案数据块为用于进行扫描测试的数据块。
主存储器60也可将图案数据块与时序数据块的某一个对应地进行存储。而且，也可将扫描图案数据块与扫描时序数据块的某一个对应地进行存储。扫描图案数据块包括用于进行扫描测试的图案数据，扫描时序数据块包括用于表示应将扫描图案数据块的数据供给到电子元件200的顺序的指令。
在进行扫描测试的情况下，图案高速缓冲存储器82存储扫描图案数据块，时序高速缓冲存储器92存储扫描时序数据块。时序控制部94依次实行时序高速缓冲存储器92所存储的扫描时序数据块中的指令，并将图案高速缓冲存储器82的地址，依次通知图案控制部84。
图案控制部84根据所通知的地址，将图案高速缓冲存储器82所存储的扫描图案数据块中的图案数据展开，生成扫描测试用的测试图案。扫描时序数据块包括应将例如设定的地址范围的图案数据反复进行输出的反复指令。根据该反复指令，图案控制部84将设定的地址范围的图案反复地进行输出。因此，主存储器60没有必要在扫描测试用的测试图案中，将反复使用的数据图案重复地进行存储。即，主存储器60可存储与作为测试图案输出的数据量进行比较，并被压缩的状态的扫描图案数据块。而且，图案控制部84可将被压缩的扫描图案数据块，根据对应的扫描时序数据块进行展开。
而且，主存储器60将多个扫描图案数据块在连续的区域中进行存储，并将多个扫描时序数据块在连续的区域中进行存储。图案控制部84可根据预读指令预先读取另外的时序数据块，并对应跳变指令开始另外的时序数据块的实行，所以即使在主存储器60中不按照实行顺序使数据块进行存储，也可连续地生成测试图案。
如利用本例中的图案生成器50，则具有扫描测试用的时序数据，所以可将扫描图案数据块进行压缩存储，因此能够降低存储器容量。
实施例2图5所示为测试装置100的构成的另一例子。电子元件200具有功能测试用的一般针、扫描测试用的扫描针。而且，扫描针也可利用于功能测试中。在本例中，测试装置100具有与电子元件200的针相对应的多个图案生成器50。
与扫描针相对应的图案生成器50在生成功能测试用的测试图案的情况下，如检测到应生成扫描测试用的测试图案的指令，则生成扫描测试用的测试图案。例如，在时序数据块的实行中，如检测到应跳转到扫描时序数据块的跳转命令，则根据扫描时序数据块，生成扫描测试用的测试图案。
而且，与一般针对应的图案生成器50在测试装置100转到扫描测试的情况下，向一般针供给大致相同的数据。例如，也可将在功能测试中最后输出的数据，在扫描测试期间供给一般针。
图6所示为与各针对应的图案生成器50所生成的测试图案的一个例子。在本例中，针1为扫描针，针2～针4为通常针。
如图5中所说明的，在转移到扫描测试的情况下，与针1对应的图案生成器50生成扫描测试用的扫描测试图案。而且，与另一针对应的图案生成器50，对一般针供给大致相同的图案，直至扫描测试结束。例如，图案生成器在扫描测试结束之前，将在功能测试图案的最后所输出的数据进行保持，并供给到一般针。
如以上所说明的，如利用关于本实施形态的测试装置100，则在扫描测试中，藉由利用时序数据，可使用被压缩的图案数据。因此，能够降低所使用的存储器的容量。而且，能够连续地生成测试图案。
以上对本发明利用实施形态进行了说明，但本发明的技术范围并不限定于上述实施形态所记述的范围。在上述实施形态上，可加以各种各样的变更或改良。由权利要求范围的记述可明确得知，这种施加了变更或改良的形态也可包含在本发明的技术范围中。
如上述说明所说明的，如利用本发明，能够效率良好且精度良好地进行将输出信号在每周期进行反转或非反转地输出的电子元件的测试。
权利要求
1.一种图案生成器，为一种生成用于进行电子元件的扫描测试的测试图案的图案生成器，包括主存储器，将含有用于进行前述扫描测试的图案数据的扫描图案数据块，和含有用于表示应向前述电子元件供给前述扫描图案数据块的数据的顺序的指令的扫描时序数据块对应地进行存储；数据展开部，藉由实行前述扫描时序数据块的前述指令，而展开对应的前述扫描图案数据块的图案数据，并生成前述测试图案。
2.如权利要求1所述的图案生成器，其特征在于前述主存储器将多个前述扫描图案数据块在连续的区域中进行存储，并将多个前述扫描时序数据块在连续的区域中进行存储。
3.如权利要求1所述的图案生成器，其特征在于前述数据展开部在前述扫描时序数据块中的指令的实行过程中，如检测到应将对应的前述扫描图案数据块中的设定区域的图案数据反复地进行展开的反复指令，则将前述设定的区域的图案数据反复地进行展开。
4.如权利要求1所述的图案生成器，其特征在于前述数据展开部具有用于存储应依次实行的前述扫描时序数据模块的时序高速缓冲存储器、用于存储与前述时序高速缓冲存储器所存储的前述扫描时序数据块相对应的前述扫描图案数据块的图案高速缓冲存储器；前述图案生成器还具有将与应生成的测试图案相对应的前述扫描时序数据块及前述扫描图案数据块从前述主存储器中依次读出，并在前述时序高速缓冲存储器及前述图案高速缓冲存储器中进行存储的存储器控制部。
5.一种测试装置，为一种对电子元件进行测试的测试装置，包括生成用于对前述电子元件进行测试的测试图案的图案生成器、将前述测试图案整形的整波器、根据基于前述测试图案而从前述电子元件输出的输出信号判定前述电子元件的好坏的判定部；其特征在于前述图案生成器生成用于进行前述电子元件的扫描测试的测试图案，并包括主存储器，将含有用于进行前述扫描测试的图案数据的扫描图案数据块，和含有用于表示应向前述电子元件供给前述扫描图案数据块的数据的顺序的指令的扫描时序数据块对应地进行存储；数据展开部，藉由实行前述扫描图案数据块的前述指令，而展开对应的前述扫描图案数据块中的图案数据，并生成前述测试图案。
6.如权利要求5所述的测试装置，其特征在于前述测试装置进行前述电子元件的功能测试及扫描测试；前述图案生成器在生成功能测试用的前述测试图案的情况下，根据应生成扫描测试用的前述测试图案的指令，生成前述扫描测试用的测试图案。
7.如权利要求6所述的测试装置，其特征在于前述电子元件包括用于进行前述功能测试的一般针、用于进行前述扫描测试的扫描针；前述图案生成器向前述一般针及前述扫描针供给前述测试图案，并根据应生成前述扫描测试用的测试图案的指令，在前述扫描测试用的测试图案的生成结束之前，向前述一般针供给大致相同的图案。
8.如权利要求7所述的测试装置，其特征在于前述图案生成器，在检测到应生成前述扫描测试用的测试图案的指令的场合，则在前述扫描测试用的测试图案的生成结束之前，将稍前所生成的前述功能测试用的测试图案中的最后的图案，供给到前述一般针。
全文摘要
本发明提供一种图案生成器，为一种生成用于进行电子元件的扫描测试的测试图案的图案生成器，包括主存储器，将含有用于进行扫描测试的图案数据的扫描图案数据块，和含有用于表示应向电子元件供给扫描图案数据块的数据的时序的指令的扫描时序数据块对应地进行存储；数据展开部，藉由实行扫描时序数据块的指令，而展开对应的扫描图案数据块的图案数据，并生成测试图案。
文档编号G01R31/3185GK1826535SQ20048002095
公开日2006年8月30日 申请日期2004年7月7日 优先权日2003年7月22日
发明者中山浩康 申请人:爱德万测试株式会社