专利名称：试样尺寸测定方法及试样尺寸测定装置的制作方法
技术领域：
本发明涉及图案的长度测量方法、图案的检查装置及用于进行图案的长度测量的计算机程序，特别是涉及通过将图案的设计数据和实际图像相比较来测定有关图案的尺寸长度的方法、装置。
背景技术：
已知使用CAD(Computer Aided Design)数据测定半导体集成电路上的图案。CAD数据这种设计数据表示半导体元件本来应有的理想的形状，因此，通过将CAD数据与实际中形成的图案相比较，可进行半导体制造工艺的评价。特许文献1中公开有，通过进行检查对象图案和基准图案的边缘检测，并将检测出的边缘进行比较，检测图案相对于设计数据的变形量。
特许文献1特开2001-338304号公报近年来，半导体集成电路逐渐微细化、多层化，随之半导体检测装置的性能也提高。这种半导体检查装置之一有CD-SEM(Critical DimensionS)。CD-SEM是基于在试样上扫描电子束而得到的二次电子而测定形成于试样上的图案的尺寸的装置。特许文献1中公开有，通过将由CD-SEM等形成的图案图像和CAD数据相比较来检测图案的变形量，但其存在如下这些问题。
在半导体晶片上形成多个图案，该图案例如构成晶体管等半导体元件。这种半导体元件为在半导体元件的设计阶段决定着其大小及图案间的结合区域的大小等，使其实现规定的性能。
但是，特许文献1中公开的技术中，不能够充分进行近年来的复杂化、多层化的元件的测定。第一，特许文献1中公开的技术中，由于其复杂，故对假设非常多的长度测量点的半导体元件的测定、考虑测定效率的测定都没有任何考虑。第二，特许文献2中公开的技术中，对半导体元件跨多层形成没有任何考虑。
发明内容
本发明的主要目的之一是，提供适于将复杂化·多层化的元件长度测量的试样尺寸测定方法、及试样尺寸测定装置。
根据本发明，为实现上述目的，提出在使用半导体元件的设计数据测定试样图像上的图案尺寸时，根据试样图像、或测定对象的半导体元件的状况改变测定条件的方法及装置。根据这样的构成，由于可根据试样图像状态及形成于试样上的元件的状态选择适宜的测定条件，故可提高测定效率。
另外，根据本发明，提出使用设计数据进行形成于多层上的多个图案之间的长度测量。根据这种结构，可提供用于客观评价半导体元件的性能、上层对下层的形成状态的测定方法、及测定装置。
本发明的其它构成及进一步的具体例通过用于实施发明的最佳方式表明。
图1是说明扫描型电子显微镜的概略图；图2是表示将设计数据和电子显微镜图像重叠的状态的图；图3是图2的转角周边的放大图；图4是将对图案进行全方位长度测量的结果作为图表表示的图；图5是说明EPE长度测量之一例的流程图；图6是说明选择性选取超过规定值的EPE长度测量结果的例子的流程图；图7是说明用表形式表示全方位EPE长度测量结果的例子的图；图8是说明对层叠多个图案构成半导体元件的图案进行EPE长度测量的例子的图；图9是说明EPE长度测量结果的分类的流程图；图10是说明以设计数据为基准决定EPE长度测量方向的例子的图；
图11是说明在上层、下层、及用于将上层和下层连接的接触孔之间进行EPE长度测量的例子的图；图12是说明在形成多个接触孔的区域将设计数据和SEM边缘重叠的例子的图；图13是表示将层叠了两个图案的半导体元件的设计数据和SEM边缘重叠的例子的图；图14是表示检测重合精度的步骤的流程图；图15是表示利用光学式半导体曝光装置进行曝光而形成图案的芯片之一例的图；图16是说明测量形成于上层部的图案和形成于下层部的图案之间的覆盖精度的例子的图；图17是有效区域、由绝缘体形成的台阶及栅极图案重叠的部分的放大图；图18是用于说明适合评价通过在有效区域上重叠栅极图案形成的晶体管的方法的图；图19是说明进行设计数据上的栅极图案和SEM边缘的栅极图案之间的EPE长度测量的例子的图；图20是说明测定有效区域和栅极图案之间的覆盖精度的例子的图；图21是说明两个图案邻接时的EPE长度测量结果的分类方法的图；图22是用于说明EPE长度测量结果的表示例的图；图23是说明SEM边缘相对于设计数据偏离的例子的图；图24是说明以规定的区域单位表格状表示EPE长度测量结果的例子的图；图25是说明评价覆盖精度的步骤的流程图；图26是表示EPE长度测量的测定工序之一例的流程图；图27是说明评价覆盖精度的步骤的流程图；图28是说明三维表示EPE长度测量结果的例子的图。
符号说明1阴极；2第一阳极；3第二阳极；4初级电子线；5、6聚束透镜；7物镜；8光圈板；9扫描线圈；10试样；11正交电磁场产生装置；12次级信号；13次级信号检测器；14信号放大器；15载物台。
具体实施例方式
下面，使用图1概略说明扫描型电子显微镜(下面称作ScanningElectron MicroscopeSEM)。利用由信息处理机40控制的高压控制电源20在阴极1和第一阳极2之间施加电压，以规定的发射电流从阴极1引出初级电子线4。利用由控制信息处理机40控制的高压控制电源20在阴极1和第二阳极3之间施加加速电压，将从阴极1放出的初级电子线4加速，前进到后一段透镜系统。
初级电子线4被由透镜控制电源21控制的聚束透镜5聚束，由光圈板8除去初级电子线不需要的区域后，利用由透镜控制电源22控制的聚束透镜6、及由物镜控制电源23控制的物镜7在试样10上作为微小点聚束。物镜7可使用凹透镜方式、凸透镜方式、及潜望式(半凹透镜)等各种方式。另外，也可以利用对试样施加负电压，使初级电子线减速的延迟方式。另外，各透镜也可以利用由多个电极构成的静电式透镜。
初级电子线4通过由扫描线圈24控制的扫描线圈9在试样10上二维扫描。通过初级电子线的照射而从试样10产生的次级电子等次级信号12在进行到物镜7的上部后，通过次级信号分离用正交电磁场产生装置11与初级电子分离，被次级信号检测器13检测。由次级信号检测器13检测到的信号在由信号放大器14放大后，传送到图像存储器25，在图像显示装置26上作为试样图像显示。在与扫描线圈9相同的位置配置有由物镜用校准器控制电源31控制的二段偏向线圈(物镜用校准器)51，可二维控制试样10上的初级电子线4的位置(观察视场)。载物台15可使试样10在至少与初级电子线垂直的面内的两个方向(X方向、Y方向)移动。
瞄准装置41可指定试样图像的位置，得到其信息。可从输入装置42指定图像的取得条件(扫描速度、图像积分数)及视场修正方式等，及图像的输出及保存等。
另外，图像存储器的与存储位置对应的地址信息在控制信息处理机40内或另外设置的计算机内生成，在进行模拟变换后，供给向扫描线圈。X方向的地址信号是例如在图像存储器为512×512像素(pixel)时重复0～512的数字信号，Y方向的地址信号是在X方向的地址信号从0到达512时为正1的0～512的重复数字信号。其被变换为模拟信号。
由于图像存储的地址和用于扫描电子线的偏向信号的地址对应，故在图像存储器中记录扫描线圈产生的电子线的偏向区域的二维图像。另外，图像存储器内的信号可通过利用读出时钟同步的读出地址生成电路时间序列地顺序读出。对应地址读出的信号被模拟变换，成为图像显示装置26的亮度调制信号。
另外，本例中说明的装置具有基于检测到的二次电子或反射电子等形成谱线轮廓(line profile)的功能。谱线轮廓是基于对初级电子进行一维、或二维扫描时的电子检测量、或试料像的亮度情报而行成的，所得到的谱线轮廓用于例如半导体晶片上形成的图案尺寸的测定等。
另外，图1的说明中，控制信息处理机40与扫描电子显微镜一体或以其为基准，但当然其没有限制，也可以用与扫描电子显微镜镜体分体设置的信息处理机进行以下说明的处理。此时，需要将由次级信号检测器检测出的检测信号作为图像传递给信息处理机或从信息处理机向扫描电子显微镜的透镜及偏向器等传递信号的传递介质、和输入输出经由该传递介质传递的信号的输入输出端子。
进而，本例的装置具备如下功能，将例如观察半导体晶片上的多个点时的条件(测定部位、扫描电子显微镜的光学条件等)预先作为制法存储，根据该制法内容进行测定及观察。
另外，将进行以下说明的处理的程序对存储介质注册，也可以用供给扫描电子显微镜等所需要的信号的信息处理机执行该程序。即，以下说明的例子也可以是可用于能够取得图像的扫描电子显微镜等电荷粒子线装置的程序或程序产品的说明。
进而，在控制信息处理机40中也可以存储半导体晶片上的图案的设计数据，并连接变换为SEM控制所需要的数据的CAD(Computer AidedDesign)数据管理部50。该CAD数据管理部50具备基于输入的CAD数据制成控制上述SEM的制法的功能。另外，还具有基于从控制信息处理机40传递的信号擦写制法的功能。另外，也可以用设于该CAD数据管理部50内的信息处理机进行下面说明的处理。另外，也可以利用设于CAD数据管理部50内的信息处理机代替控制信息处理机40来控制扫描电子显微镜。
另外，在本例的说明中，以CAD数据管理部30为与控制信息处理机40分体的结构进行说明，但不限于此，CAD数据管理部50也可以是一体的。
在本例中，设有处于制造半导体制品的工序中的晶片作为试样10。使用利用平版印刷工序在晶片上形成的抗蚀图案(resist pattern)。作为其比较对象，使用成为该图案的基础的半导体电路设计(设计)数据(CAD数据)。
在此使用的半导体电路设计数据最终作为半导体电路图案，是所希望的理想的图案形状。另外，以下的说明中，以检查对象为半导体晶片，但只要是设计数据和要评价的对象成对，则对其没有限制。另外，电路设计数据只要表示电路设计数据的软件能够表示其格式形式，并作为图形数据使用，则其种类没有问题。
(实施例1)下面，参照附图对计测电子显微镜图像的边缘部分(下面，有时也称作SEM边缘)和设计数据的距离(下面，有时也称作EPE(Edge PlacementError)长度测量)的例子进行说明。
图2是表示将设计数据和电子显微镜图像重叠的状态的图。EPE计测是计测设计数据和SEM边缘之间的距离，但如图2所说明，实际的半导体元件例如多有图案角部破碎、圆角形成的情况。在对这样形成的图案进行EPE计测时，难以进行在任何方向进行长度测量的判断。
在本例中，鉴于这样的问题，提出根据SEM边缘的形成方向决定进行EPE计测时的长度测量长度。下面，使用图2，利用进行设计数据61和SEM边缘62之间的EPE长度测量的例子详细说明本实施例。图2是说明进行SEM边缘62的全方向长度测量测定的例子的图。图2所示的例子中，将长度测量部位分类为(1)线状图案的前端(下面成为线端63)、(2)线状侧部(下面称作线边缘64)、(3)图案折射部内侧(下面称作内角65)、(4)图案弯曲部外侧(下面称作外角66)。
这样分类的理由是由于，在图案的每个部位，其重要度、图案的变形要因不同，需要进行对应于其重要度及变形要因的评价。例如，在线端63和线边缘64，在线端63与未图示的其它图案结合时，需要更严密地(减小允许误差)评价线端63。另外，为抑制图案的变形，有时在图案的角部等附加光近接效果修正(Opttcal Proximity CorrectionOPC)图案，在该部分和线边缘之间需要进行不同的评价。
如上所述，图案每个部位的分类对进行EPE长度测量值的评价非常重要。在本例中提出，在图案的每个部位，为准确地决定图案的测定方向，而在相对SEM边缘垂直的方向设定长度测量方向。
图3是图2的外角66周边的放大图，相反，在以设计数据为基准将其垂直方向作为长度测量方向决定时，例如沿长度测量方向68这样的方向决定长度测量方向。因此，长度测量基准点69被分类为属于线边缘64的长度测量点。
但是，长度测量基准点69本来应该是作为属于外角66的基准点来分类。长度测量基准点69是图案的角部因明确的某种原因而形成圆角因而形成的部分，线边缘64用于使长度测量尺寸的变动要因大幅度不同。
如上所述，图案的各部分从尺寸评价的观点考虑，理想的是其变动要因及其重要度分别不同，将长度测量结果分类管理。
因此，根据本例，在相对于SEM边缘62垂直的方向设定长度测量方向70。通过这样的方法，可在图案的变形要因带来的适宜的方向设定长度测量方向，同时可进行适宜的EPE长度测量结果的分类。
下面，对在图案的全方位进行EPE长度测量的情况的进一步的具体例进行说明。图4是将对图2的图案进行全方位长度测量的结果作为图表表示的图。图4的图表是提取了图2的点划线部的长度测量结果的图表(其中，图4的长度测量结果其本身未必与图2的长度测量结果一致)。
在图4所示的例子中，使允许误差的阈值对图案每个部位的分类变化。这样，通过对图案每个的部位分类设定EPE长度测量的误差允许值，可防止统一地评价EPE长度测量结果造成的测定点数的增加或本来应评价的测定点的遗漏。阈值71、72、73、74分别给予线边缘63、线边缘64、内角65、线边缘64。
本例的情况下，与内角65相比，减小线边缘64的误差允许值而设定。由于角部相对于边缘部在边缘垂直方向有进深，故稍微有尺寸变动时，断线等危险减小。
另外，如图21所示，在两个图案200、203邻接时，线端201和线端202其尺寸精度的重要度不同。由于线端202接近邻接的线状图案203，故图案的形成误差可能造成接触。另一方面，线状图案203的局部204也相同，与另一个线边缘部的尺寸精度的重要性不同。在图案中，特别是对于有接触危险的部分而言，在半导体制造工艺中，可早期采用用于提高成品率的对策。
另外，在将两个图案接近的部分205作为热点注册，并使EPE长度测量部位与该热点重叠时，若执行进行更严格的尺寸管理、或自动进行增加测定电等测定项目的调整这样的程序，则操作者可更简单地进行长度测量项目的设定(制法的制作)。图21中，虚线表示能够识别设于局部205内的长度测量点。这样，若根据长度测量部位的重要度，在显示装置上识别显示长度测量部位，则操作者能够在显示装置上确认长度测量点位置及长度测量点数量的适当与否。
如上所述，通过对图案的每个不同区域设定不同的误差允许值，可进行沿每个部位的重要度的适当的尺寸管理。另外，在本例的情况中，如图7所示，用表形式存储全方位的EPE长度测量结果，识别表示超过设定的误差允许值的EP长度测量结果，使其能够识别为其它的长度测量结果，由此明确应再评价的图案。图7的例子的情况中，通过在EPE长度测量结果表示“★”印，识别表示其它长度测量结果。根据这样的构成，管理者能够只选择性评价超过允许误差的部位，对评价效率的提高有效。
另外，如图2所说明，通过进行全方位的EPE长度测量，可对设计数据进行图案自身错位、或图案局部变形的判断。对全方位进行EPE长度测量的结果是，若得出只是局部有大的误差，则其认为只是该范围因某种理由而变形。但是，例如在或方向的EPE长度测量值表示大的负值，其相反侧的EPE长度测量值表示大的正值时，图案可能沿其正方向大幅度错位而形成。
通过对图2所示的全方位进行EPE长度测量，可判断图案局部变形、或图案自身错位而形成。该情况下，认为设置了与图4所示的阈值71、72、73、74不同的阈值。例如，在接触图案的第一方向的图案部位设置第一阈值，在接触该部位的相反侧的第二部位设置第二阈值。该情况下，第一和第二阈值其正负相反。在这种条件下，EPE长度测量结果都超过第一、第二阈值时，可推测为图案在上述第一方向或第二方向错位形成。
使用图5说明本例的长度测量工艺。首先，通过从输入装置对控制信息处理机40进行指定，读取记录有预先长度测量的测定部位、扫描电子显微镜的光学条件等的制法(S0001)。然后，控制信息处理机40以在S0001读取的制法为基础，设定图像取得参数及SEM光学条件(S0002)。以该设定的图像取得参数及SEM光学条件为基础取得SEM图像(S0003)。
其次，以取得的SEM图像为基础进行SEM图像的边缘提取。该部分的处理例如使用茹贝尔滤波器等边缘强调滤波器(S0004)。其次，读出相当于取得的SEM图像的设计数据(S0005)。
在进行设计数据和SEM边缘间的长度测量时，为进行两者的对位，以SEM图像和设计数据两者具有的基准图案(例如为取得高倍率的SEM图像尔设置的对准模式)为基准，执行两者的对位。在对测定对象图案进行通常的图案匹配的对位时，由于可能不能执行准确的EPE计测，故通过进行SEM边缘和设计数据两者具有的基准图案间的图案匹配来进行SEM边缘和设计数据的长度测量图案的对位(S0006)。
其次，通过图像处理，对记录于制法中的设计数据上的长度测量基准位置61检索其垂线与测定基准位置交叉这样的SEM边缘上的测定基准位置63(S0007)。在本例的情况中，对图案的全方位检索测定基准位置。然后，进行检索到的SEM边缘上的测定基准位置63和设计数据上的测定基准位置61间的长度测量(S0008)。
在本例的情况中，对基于设于制法中的长度测量基准位置61，检索SEM边缘上的长度测量基准位置63的例子进行了说明，但不限于此，例如也可以在取得SEM图像后，操作员通过输入装置等指定SEM图像上的任意SEM边缘，进行该SEM边缘和位于该SEM边缘垂线上的设计数据轮廓间的长度测量。
其次，对图案每个部位的分类进行与分配的阈值的比较(S0009)。在本例的情况中，将阈值71、72、73、74和EPE长度测量结果相比较。其结果是，例如以表形式存储的超过阈值的长度测量结果识别为其它长度测量值，或只存储超过阈值的长度测量结果(S0010)。另外，在表示该长度测量结果时，若对其它长度测量结果分色，进行清点等识别表示，则操作者通过目视即可特定要再评价的长度测量部位。
其次，为将图案局部变形或图案自身错位形成的情况进行比较，图案的规定方向和其相反方向的EPE长度测量结果都超过规定的阈值，且进行该错位的方向是否为正负相反的判定(S0011)。该判定结果也可以用上述表形式存储，还可以表示图案错位的情况。
图22是说明EPE长度测量结果的表示例的图。图22(a)是说明将进行检测到的SEM边缘221和设计数据222之间的EPE长度测量的结果重叠在SEM边缘及/或设计数据上表示的例子的图。
虚线223表示EPE长度测量结果处于规格内(与理想值相比，处于规定误差范围(阈值)内的长度测量部位)的长度测量部位。点划线224为EPE长度测量结果为规格外的长度测量部位，与理想值相比，表示成为负长度测量结果的长度测量部位。实现225为EPE长度测量结果为规格外的长度测量部位，与理想值相比，表示成为正长度测量结果的长度测量部位。
这样，通过将长度测量结果在规格内外识别表示，操作者可选择性确认成为规格外的长度测量部位，因此，能够容易地实现半导体工艺的条件判断。
特别是如本例，在对图案进行全方位的长度测量时，能够容易地通过目视判断是图案形成位置自身错位还是EPE长度测量结果因图案的变形而成为规格外。
另外，以全方位长度测量结果为芯片单位、或光学曝光式曝光装置的曝光单位，且在规定的每个方向算出平均值等，将该算出结果用芯片单位或曝光单位晶片映象状显示。由此，可将片或曝光单位的全方位长度测量结果与其它芯片或曝光对比，并且目视确认。
进而，例如图23所说明，在SEM边缘232相当于设计数据231在图中下侧错位时，必须特定SEM边缘232对设计数据231错位的要因，但有时其重要度因SEM边缘的大小相对设计数据的大小有某种程度变化而不同。例如，SEM边缘尺寸比设计数据极小的情况下(例如Th1＜|Dy-(EPEu+EPE1)|)，当将SEM边缘尺寸和几乎没有设计数据的尺寸差相比时，即使EPE1相反相同，图案向图23的下侧方向的位移量也非常大。因此，最好通过Th1＜|Dy-(EPEu+EPE1)|的情况和Th1≥|Dy-(EPEu+EPE1)|进行识别，表示长度测量部位。
晶片映象状表示时也相同，若将图案的对设计数据的大小的信息和有关SEM边缘的位移量的信息重叠表示，则操作者即使得到相同的EPE长度测量结果，也能够目视判断其深度刻度。
图22(b)是表示换用图22(a)的箭头表示，通过规格内、规格外(正、负)识别表示SEM边缘的例子的图。本例中，在得到规格内的EPE长度测量结果时，虚线表示SEM边缘，在得到规格外(负)的EPE长度测量结果时，用点划线表示SEM边缘。而且，在得到规格外(正)的EPE长度测量结果时，用实线表示SEM边缘。这样，通过基于EPE长度测量结果识别表示表示SEM边缘的线，可目视判断长度测量结果的倾向。
图22(c)是说明以设计数据为基准确定EPE长度测量方向的例子的图。图22(a)中，以SEM边缘为基准，朝向对于SEM边缘垂直的方向设定长度测量方向，进行SEM边缘设计数据间的长度测量，图22(c)中，在相对于设计数据垂直的方向设定长度测量方向。通过切换这样的长度测量方向，同时也进行基于EPE长度测量结果的规格内、规格外的显示，从而在操作者进行该图案的长度测量时，只要在任意方向设定长度测量方向即可，可确认并判断实际的SEM边缘。
图22(d)是换用图22(b)的线表示，用十字、三角、四角标记分别表示规格内EP长度测量结果、规格外(负)长度测量结果、及规格外(正)长度测量结果。若为对本例没有限制，而标记本身反映长度测量结果的线状，则可应用各种形状。
实施例2下面，使用附图对基于设计数据和SEM边缘间的长度测量结果决定取样点的例子进行说明。如图2所示，在进行一个图案的EPE计测时，考虑非常多的长度测量基准位置候补。但是，从全部长度测量基准位置候补的长度测量结果评价图案非常需要时间和精力，在测定效率方面不优选。另一方面，预先进行图案从理想形状(设计数据)进行任何变换是非常困难的，由正负设定的测定基准位置未必能够保障适当的长度测量部位。
本例中，鉴于上述问题，提出进行多个部分的设计数据和SEM边缘间的长度测量，以长度测量值超过规定阈值的部位为取样点。即，提出从设计数据大幅度变化尺寸的部分作为评价对象是重要的，鉴于这一点，通过选择性选取该部分，实线测定效率的提高。
使用图6说明本例的长度测量工艺。另外，与图5相同的步骤省略说明。首先，与图5的例子相同，控制信息处理机40基于存储于制法中的光学条件取得SEM图像(S0001～S003)。
在如上那样取得的SEM图像和设计数据之间进行EPE长度测量(S0007)。在设计数据上设定多个长度测量基准位置(图2的例子的情况，35点)，对多个中每个长度测量基准位置在与SEM边缘之间进行长度测量。将这样得到的多个长度测量结果与预定的规定值(阈值)进行比较(S0007)。该比较结果是，以超过规定值的部位为取样点，将该长度测量结果与长度测量部位的位置信息一起存储于记录介质上(S0008)。
这样，通过选择性选取超过规定值的部分，可高效地执行之后的图案评价。另外，本例中对只是选择性存储有关超过规定值的长度测量部位的信息的例子进行了说明，但不限于此，例如图2的情况中，存储35点的全部长度测量值，在存储位置信息建立图表，使其判断超过规定值的点为哪一点，在之后的评价中，也可以任意地判断这些长度测量点。长度测量位置、长度测量结果及超过规定值与否的图表也可以以表形式存储，例如图2所示，也可以在SEM图像和设计数据的重叠图像上将超过规定值的长度测量位置与其它长度测量位置进行比较，并识别表示(图2的情况下，通过虚线表示，识别表示超过规定值的长度测量点)。
实施例3使用附图，对基于与该长度测量位置关联的设计数据的状态将长度测量结果分类的例子进行说明。图8表示将多个图案层叠形成的例子，是表示在有效区域(层下)80上层叠了双栅(靶层)81的图案的SEM图像上重叠层下和靶层的设计数据82、83。
在对构成半导体元件的复合图案进行EPE长度测量时，存在非常多的长度测量位置候补。但是，基于全部长度测量基准位置候补的长度测量结果评价图案是非常需要时间和精力的，从测定效率方面考虑是不优选的。
下面，决定半导体元件性能的部分作为测定对象是重要的，与之相对，就不能大地左右半导体元件性能的部分而言，从作为测定对象的重要度低的见解看，在进行构成半导体元件的图案长度测量时，通过根据长度测量位置的设计数据的状态将长度测量结果进行分类，作为评价对象选择重要的长度测量结果和不是重要的长度测量结果，对高效率实线使用了SEM图像的半导体元件评价的例子进行说明。
即，本例中，说明对设计数据的每个部位进行长度测量结果的分类。
图8的情况中，长度测量部位A是有效区域和双栅重叠的部分，作为长度测量对象是非常重要的。另一方面，长度测量部位B是即使稍细也不会大幅度影响晶体管性能的部分。这样，即使是一个双栅，其重要度也能够有根据该设计数据的状态(特别是与连接的其它图案的关系)变化。
本例提出了作为评价半导体元件性能的工具，对设计数据的每个特征位置选择并注册长度测量结果。使用图9说明本例的长度测量结果的选择工艺。
首先，与图5等相同，控制信息处理机40基于存储于制法中的光学条件取得SEM图像(S0001～S003)。在如上那样取得的SEM图像和设计数据之间进行EPE长度测量(S0007)。在设计数据上设定多个长度测量基准位置，对多个中每个长度测量基准位置在与SEM边缘之间进行长度测量。另外，本例的情况中，对长度测量位置为制法中注册的位置进行了说明，本案不限于此，也可以通过输入装置在SEM图像和设计数据的重叠图像上任意设定。
基于预定的分类或从设计数据得到的元件信息将在上述S0007得到的多个长度测量结果分类(S0008)。例如图8的栅极图案81的情况中，大地分为三个种类。首先，第一是关于与有效区域重叠的部分的长度测量部位A，第二是关于与有效区域不重叠的部分的长度测量部位B，第三是关于与底层的上层形成的接触孔重叠的部分的长度测量部位C。
如上所述，长度测量部位A是非常重要的评价对象。另一方面，长度测量部位B如上所述，作为评价对象的优先顺序低。另外，长度测量部位C其重要度因其上层形成的图案的种类而变化。另外，在以下的说明中，长度测量部位C从与形成于上层的图案的关系看，是重要的长度测量部位，长度测量部位D从与形成于上层的图案的关系看硫酸评价优先顺序低的图案。这样，根据本例，由于可在将重要的评价对象和其以外分类后进行评价，故对测定效率提高是有效的。
进而在上述例子中对在元件的每个状态将长度测量部位进行分类的情况进行了说明，但也可以只简单地添加判断出结果属于哪一分类的标记。将相对于测定位置的长度测量结果存储为表形式，也可以在该表上追加存储结果属于哪一种类的识别记号等。另外，分类的类型考虑有各种，作为其一，大方面考虑为“给予半导体元件特性大幅度影响的部分”和“其以外的部分”。除此之外，还考虑为“与其它图案结合的部分(或结合预定部分)”和“其以外的部分”。它们的组合不限于两个，也可以是三个以上，进而也可以将各种类型组合，制成新的分类。
图10是有关用于图2的说明的图案的EPE长度测量，说明以设计数据61为基准决定长度测量方向的例子的图。本例的情况中，对设计数据61在垂直方向设定长度测量方向。但是，将外角66和内角65的长度测量方向进行设定，使其从形成角的两个直线的焦点相对于该直线成45°方向。这样，通过由设计数据基础决定长度测量方向，可不受形成的SEM边缘影响，而单一地决定长度测量方向。
实施例4如上述实施例3所说明，即使在相同的半导体元件中，作为评价对象也有重要和不重要。从测定精度的观点考虑，重要的评价对象必须高精度地测定，相反，重要度地的评价对象只要用较低的测定精度进行即可。
图案的长度测量值考虑在因设计数据的尺寸值而大幅度变化时，其中存在某种工艺上或图案设计上的问题。为探明该问题，进行EPE长度测量，但从长度测量效率的观点看，在设定允许误差，设计数据的尺寸值和图案的长度测量值之差为规定的允许范围内的情况下，判断该图案适宜形成是理想的。
在本例中提出，通过根据测定对象的重要度改变上述允许误差，防止单一地决定长度测量误差造成的评价精度降低或长度测量效率降低的方法。例如，实施例3中说明的长度测量部位C和长度测量部位D为大致相同的长度测量对象，但如上所述，长度测量部位C从与经由接触孔在上层形成的图案的关系看，是重要的长度测量部部位，长度测量部位D从与形成于上层的图案的关系看，是评价优先顺序低的图案。在这种例子的情况中，最好对长度测量部位C设定比某规定值小的误差允许值，对长度测量部位D设定比长度测量部位C大的误差允许值。根据这种结构，可基于与还未形成的图案(上层形成的图案)的关系设定适宜的误差允许值。
如上所述，通过基于由设计数据得到的元件信息赋予误差允许值变化，可同时实现长度测量精度的提高和长度测量效率的提高。另外，在实施例3中说明的“给予半导体元件特性大地影响的部分”和“其以外的部分”、或(与其它图案结合的部分(或结合预定部分))和“其以外的部分”之间，也可以赋予误差允许值变化。
实施例5其次，对将半导体晶片上层和其下层的EPE长度测量结果进行复合处理的例子进行说明。设计数据对于图案而言是理想的形状，在半导体制造工序中，以使该形状极其接近设计数据的方式调节制造装置等的条件。但是，实际上形成的图案由于不适于再现光学式曝光装置的部位位置误差、曝光装置的透镜加热等装置条件的变化、或设计数据的其形状等情况，而使其形状从设计数据大幅度变化。
尽早查明这种变化的要因，对制造条件等进行反馈，这与半导体元件的开发时间及成本的降低相关。
因此，本例中首先对从各层EPE长度测量结果求取通过进行半导体晶片的层间连接的接触孔连接的SEM边缘之间的距离及重叠面积的例子进行说明。
图11是用于概念说明上层、下层、及用于连接上层和下层的接触孔的关系的图。
如图25的流程图所说明，首先，进行下层配线的设计数据85和下层配线的SEM边缘86之间的EPE长度测量，计算EPE1(S0001)。本例的情况中，对x方向和y方向进行EPE长度测量，计算EPE1x、EPE1y。下面的EPE长度测量也相同。
同样，对接触孔的设计数据87和SEM边缘88之间进行EPE长度测量，计算EPE2(S0002)，对上层配线的设计数据89和SEM边缘90之间进行EPE长度测量，计算EPE3(S0003)。
其次，为测定上层、接触孔及下层间的重叠(重叠)精度，求取下层配线SEM边缘86和接触孔的SEM边缘88之间的长度测量值(overlay 1～2)、及接触孔的SEM边缘90和上层配线的SEM边缘90之间的长度测量值(overlay 2～3)(S0004)。
overlay 1～2和overlay 2～3在上层和下层的SEM边缘的相对关系能够从一个图像判断时使用该图像测定。但是，在不能判断测定对象的下层边缘时，利用由接近的图案判断上层下层的相对关系的结构，实际上也能够计测overlay。
基于以上那样测定的长度测量值，进行(式1)、(式2)的计算(S0005)。XEPE1x+overlay 1～2x+EPE2x+overlay 2～3x+EPE3x≤Thx (式1)YEPE1y+overlay 1～2x+EPE2y+overlay 2～3y+EPE3x≤Thy (式2)通过进行如上那样的评价，可进行通过接触孔连接的上层的图案和下层的图案之间的重叠精度的评价。Thx和Thy是基于x方向和y方向偏差的允许值决定的阈值，是用于通过发挥所希望的半导体性能所需要的重叠程度决定的值。
实施例6其次，对使用EPE长度测量结果评价通过光学式曝光装置(分档器)形成的图案的评价方法及装置进行说明。
图12(a)是表示对于形成多个接触孔的区域，将SEM边缘92与设计数据91重叠的例子的图。图12(b)是其放大图。本例中，对在用含有九个接触孔的视场取得的SEM图像(一个)和设计数据之间进行EPE长度测量的例子进行说明，但不限于此，例如也可以对每个不同的接触孔取得多个含有一个接触孔的图像，将其与各设计数据进行比较。
下面，对通过进行多个图案的EPE长度测量来评价在半导体晶片上转印图案的光投影曝光装置(分档器)的曝光精度的例子进行说明。
如图12所示，在规定的区域单位进行EPE长度测量时，有时穿孔图案的长度测量结果中显现或倾向。图12的例子的情况中，周边部的孔整体在中心位移形成。例如在分档器的一个曝光内表示这种倾向时，分档器的透镜产生不良，认为投射倍率有误差。另外，通过对一个曝光内的多个图案进行EPE长度测量，可判断是设计数据自身有问题还是曝光条件有问题。
进而如图24所示，通过将EPE长度测量结果以规定的区域单位映象状表示，例如能够目视确认曝光单位下的SEM边缘的偏差倾向。用规定的区域单位表示图案为哪一方向、哪一程度的偏差。因此，对每个规定区域241执行EPE长度测量，测定图案的偏差。更具体而言，通过对全方位进行SEM边缘和设计数据之间的EPE长度测量，基于设计数据和距设计数据最远的SEM边缘之间的距离检测SEM边缘的偏差方向和偏差量。
本例的情况中，通过运算EPE1{(设计数据的对角线的距离-SEM边缘直径)/2}，求出SEM边缘相对于设计数据的缩小量的尺寸变化量的真偏差量，将该偏差量中表示最大的值的方向定义为偏差方向。另外，若能够特定偏差方向，则也可以使用其它方法。
进而，在本例中对以设计数据为基准设定EPE长度测量方向的例子进行说明，但不限于此，也可以用SEM边缘层决定EPE长度测量的方向。
将与该偏差量成正比的长度的箭头在各规定区域241内表示。在规定区域241内有多个EPE长度测量结果时，也可以将其平均值作为箭头表示，还可以将基于某特定的图案的EPE长度测量结果求出的值作为箭头表示。
图24的区域242是不进行EPE长度测量的区域，这样，通过进行识别表示，容易判断实施长度测量的有无。
另外，通过选择性表示显示规定值以上的偏差的区域241或识别表示其以外的区域，可提取表示偏差量过大的部分，因此，能够目视确认器件上的规定区域(例如晶片整体)内的面内倾向。
进而，也可以对SEM边缘92进行全方向EPE长度测量，如图28(a)所示，将其三维表示。本例的情况中，图28(a)的纵轴表示EPE长度测量结果，横轴表示EPE长度测量位置或方向。
另外，如图28(b)所示，通过三维地晶片映象状地表示全方向EPE长度测量结果，能够视觉地判断各芯片或曝光内的评价的偏差。另外，若能够表现各芯片、曝光的晶片表面方向的偏差，则不限于图28所示的方式，可选择各种显示方式。
此外，如上所述，也可以将EPE长度测量结果简单地晶片映像状表示，还可以表示除去图案缩小量的成分或除去图案偏差量的图案的缩小量。通过进行这样的显示，操作者可对SEM边缘相对于设计数据的每个变化要因评价EPE长度测量结果。
实施例7其次，使用
通过计算靶层和其它层的二维方向(X、Y方向)的EPE长度测量结果，计测层间的重叠精度的例子。
图13是表示将层叠了两个图案的半导体元件的设计数据和SEM边缘重叠的例子的图。本例的情况中，将设计数据中的两个图案的重合区域的大小、和SEM边缘中的两个图案的重合区域的大小之比定义为层间的重叠精度说明。即，在图13的区域a1(X1×Y1)和区域b1的比例为1∶1的情况下，以重合的精度最高为前提，评价其精度。
图14是表示检测重合精度的步骤的流程图。首先，从SEM图像提取第一层的SEM边缘(S0001)。其次，对第一层进行EPE长度测量(S0002)。本例的情况下，对X方向和Y方向分别进行EPE1、EPE4长度测量。其次，提取第二层的SEM边缘(S0003)。然后，对第二层进行EPE长度测量(S0004)。对第二层而言，也与第一层相同，对X方向和Y方向分别进行EPE2、EPE3的长度测量。
本例的情况下，以SEM边缘的重合部分是四角为前提，用b1＝(X1-EPE1-EPE3)×(Y1-EPE2-EPE4)计算SEM边缘间的重合区域b1。X1、Y1可基于设计数据导出。而且，为算出重合的程度，而计算b1/a1(a1＝X1×Y1)(S0005)。如上所述，可对由设计数据定义的理想的图案的重合用哪一精度重合实际图案，求出用于进行客观评价的值。
另外，关于第一层，在进行设计数据和SEM边缘匹配后，求出以第一层为基准的第二重合精度，由此，可求出以第一层为基准的第二层的重合程度。另外，若按照使第一层和第二成一致的方式进行匹配，则可求出第一和第二层的相对重合程度。另外，通过代替上述的b1/a1，运算a1/b1，，也可以计算重合误差的程度。
根据上述的例子，对通过求取两个面积之比，求取重合程度、或重合误差的例子进行了说明，但不限于此，例如，也可以求出X或Y方向中一方向的重合程度或偏差(误差)程度。
实施例8图15是表示通过利用光学式半导体曝光装置(分档器)进行曝光，形成图案的芯片之一例的图。芯片主要分为形成半导体图案的中心区域151和成为对每个芯片分割时的切缝的划线区域152。在本例中说明，通过在划线区域152设置对准标记153，测定设于该对准标记内的覆盖测定用标记的重合精度，高精度地实施中心区域内的EPE长度测定的例子。
图26是表示基于覆盖精度计测进行EPE长度测量的测定工序之一例的流程图。首先，测定覆盖精度。本例中，如图15所示，为测定半导体元件的下层和上层的覆盖精度，而在上层设有通到下层的开口154，进而在下层设有能够特定与上层的相对关系的图案155。在本例中，对从图案155的理想的形成位置156错开Δx、Δy形成上层的例子进行说明。
另外，图案形状也可以是任意的，若能够特定上下层的相对距离，则其形状也没有问题。在步骤0001中，通过用扫描电子显微镜测定图案的理想形成位置156和实际上形成的图案155的相对关系，检测上层相对于下层的偏差。
本说明中说明理想的形成位置156存在于开口154的中心位置的例子。即，说明从理想地检测到的开口154的SEM边缘离开(xd、yd)的量，形成图案的例子。在设计数据中预先注册开口154和图案的理想形成位置156的关系。
在步骤0002中，在错开由步骤xx检测出的上层和下层之间的偏差(Δx、Δy)的量的状态下，进行将中心区域151内的SEM边缘和设计数据重叠的处理。该情况下，在将设计数据从规定的位置错开上述(Δx、Δy)的量的状态下，将设计数据重叠。
在步骤0003中，对重合了设计数据的SEM图像上的图案边缘和相当于该边缘的设计数据的线量之间进行EPE长度测量。
这样得到的EPE长度测量结果显示曝光位置处于适宜位置时的图案位置和实际图案位置不同。即使有曝光位置偏差，操作者也能够掌握没有该偏差的状态的曝光状态，因此，例如即使有含有曝光位置偏差的多个精度低的要因，也能够判断该每个低下要因，能够早期发现适当的曝光条件。
更具体而言，在对中心区域151内的多个图案进行EPE长度测量时，有时EPE长度测量结果会因图案而产生不同。该情况下，也考虑含有曝光单位的曝光位置偏差和基于其它要因的图案位置偏差，即使简单地进行EPE长度测量，也不能具体掌握位置偏差要因。
如本例所示，通过在修正了曝光单位的曝光位置偏差的状态下进行EPE长度测量，从而能够容易地具体掌握曝光位置偏差以外的要因。
另外，本例中说明了修正检测到的偏差量，将设计数据和SEM边缘重叠的例子，但不限于此，也可以不进行修正而在重叠的设计数据和SEM边缘之间进行EPE长度测量，之后减去(Δx、Δy)。
另外，通过在对准标记153的偏差评价基础上，评价其它对准标记157的上层和下层之间的偏差，可特定曝光区域整体的旋转成分，因此，可沿x、y、及R方向评价曝光位置偏差。
再有，相对于设于划线区域152的对准标记153的下层的偏差表示曝光装置的一曝光整体的曝光位置偏差。通过将该偏差(或下层和上层的一致程度)和中心区域151内的评价的EPE长度测量结果相比较，可进行对准标记的可靠性判断及校准。更具体而言，通过计算覆盖标记的偏差(上层相对于下层的偏差)和中心区域内的多个图像的EPE长度测量结果的平均值之差、或比例，对该值进行评价，实现上述目的。
实施例9图16是说明计测形成于上层部的图案(上层图案的SEM边缘161)和形成于下层部的图案(下层图案的SEM边缘162)之间的覆盖精度的例子的图。本例中，对适于计测基于SEM边缘相对于设计数据的偏差及SEM边缘相对于设计数据的缩小量变化的覆盖精度的方法进行说明。使用如图16所示那样形成上层图案的SEM边缘162和上层图案的SEM边缘161的例子对下层图案的设计数据164和上层图案的设计数据163进行说明。SEM边缘相对于设计数据的偏差以未图示的对准图案为基础，作为将设计数据和SEM图像重叠时检测的结果说明，但不限于此。
基于重合了的设计数据和SEM边缘进行上层图案和下层图案重叠的部分的测定。具体而言，进行下层配线的设计数据164和SEM边缘162之间的EPE长度测量，测定从图案的线方向向垂直方向的偏差EPE3和EPE4。同样对上层配线检测EPE1和EPE2。
基于如上那样测定的EPE1～EPE4执行下(式3)、(式4)的运算。
Xm＝overlay(x)-(EPE1+EPE2) (式3)Ym＝overlay(y)-{(EPE3-ΔY0)+EPE4}} (式4)overlay(x)及overlay(y)在设计数据上表示两个图案重叠的部分的x方向及y方向的尺寸，ΔY0是设计数据上本来设定的设计数据163和设计数据164之间的偏差的尺寸。
通过将Xm和Ym相乘，可求出SEM边缘的重叠部分的面积，通过将该运算得到的面积和设计数据上重叠的部分的面积(overlay(x)×overlay(y))相比较，可进行实际的覆盖区域相对于理想值的评价。
实施例10实施例9中，以上层图案的SEM边缘161和下层图案的SEM边缘162在一个SEM图像上能够确认为前提进行了说明，但有时在下层图案和上层图案之间形成绝缘膜等，上层图案和下层图案的相对关系在一个SEM图像上不能判断。本例中，使用图27的流程图对适于即使在这种情况下也能够测定上层图案和下层图案间的覆盖精度的例子进行说明。
首先，取得下层图案的SEM边缘162，存储该数据(S0001)。在进行上层图案的形成工序之后，取得上层图案的SEM边缘161(S0002)。其次，基于未图示的对准标记进行下层图案的SEM边缘162和下层图案的设计数据164的重合。此时，使形成于下层的对准标记在设计数据和SEM图像之间一致，进行重合(S0003)。此时，基于SEM边缘取得时测定的对准标记和图案的距离、与预先注册于设计数据中的对准标记和测定对象图案的距离进行重合。
其次，以下层图案的SEM边缘162为基准，进行SEM边缘和设计数据的图案匹配(S0004)。存储此时得到的匹配位移量(ΔX1、ΔY1)。其次，在进行图案匹配的下层图案的SEM边缘162和下层图案的设计数据166之间进行EPE长度测量，测定EPEylr、EPEyll(S0005)。
其次，在从本来的设计数据位置163错开使用未图示的覆盖标记测定的上述图案和下层图案的偏差(Δxu、Δyu)量的位置上将上层图案的设计数据165重合(S0006)。另外，在本例中(Δxu、Δyu)，对含有以对准标记为基准的设计数据和SEM边缘间的偏差进行说明。
其次，以上层图案的设计数据165为基准，在上层图案的设计数据165和上层图案的SEM边缘161之间进行图案匹配(S0007)。先说明的(Δxu、Δyu)，由于包括下层图案和上层图案的相对距离与上层图案的SEM边缘和设计数据的相对距离，故通过进行两者的图案匹配，可形成实质上再现下层配线和上层配线的重叠的合成图像。
其次，在上层图案的设计数据161和上层图案的SEM边缘之间进行EPE长度测量，测定EPExul、EPExur(S0008)。基于以上的测定值，如下计算下层配线和上层配线的覆盖(S0009)。
Xo＝overlay(x)-{(ΔXu+EPExul)+ΔXu+EPExur} (式5)Yo＝overlay(y)-{(ΔYl+EPEyll-Yo)+Δ(yl+EPEylr)}(式6)(Xo×Yo)表示实际的覆盖面积，通过将其与设计数据上的覆盖面积(overlay(x)×overlay(y))相比较，可评价覆盖精度。
通过进行如上所述的运算，即使在一个SEM图像上不能显示下层配线和上层配线的情况下，也能够评价两者的相对关系。
实施例11图17是图8中有效区域80、由绝缘体形成的台阶171、及栅极图案81重叠的部分的放大图。台阶171如下形成，在半导体制造工序中，在半导体元件上形成有效区域80后，形成绝缘层，之后，利用CMP(ChemicalMechanical Polishing)装置等除去不需要的部分。
有效区域80与周围部相比，形成于低的位置，因此，在有效区域80的边部形成的绝缘体不能通过CMP装置消除，而作为用于确保有效区域80和其它区域间的绝缘的台阶171形成0。
但是，当不能适宜选择CMP的研磨条件及基于材料的种类时，切削台阶过多，有时使通过有效区域80和栅极图案80形成的晶体管的特性变化。存在如下问题，能否适宜地形成台阶171，例如在由扫描电子显微镜形成的二维图像中，其确认是困难的。
本例中提出，为解决这样的问题，对台阶171和栅极图案81重叠的部分进行长度测量。特别是当台阶减小到需要以上时，如图17所示，成为栅极图案81的局部突出这样的形状。测定这样的栅极图案的突出部分的长度与评价成为形成突出的部分的原因的台阶81的三维形状相同。因此，根据本例，基于由扫描电子显微镜得到的信息，可进行试样深度方向的评价，进而可容易地发现CMP研磨的适宜条件及绝缘材料的适宜种类。
下面，对将栅极图案的设计数据172和栅极图案的突出部之间的距离进行EPE长度测定的例子进行说明。指示器173被配置在位于栅极图案的设计数据172和有效区域的设计数据176交叉的点的附近即台阶171上。其次，在指示器173内，进行栅极图案81和栅极图案的设计数据172之间的EPE长度测量。对一个部位以上的长度测定点进行长度测定，使得能够判断栅极图案81的突出部分177的长度。
另外，在本例中，通过将突出的部分177前端和栅极图案的设计数据172之间的距离进行长度测定，结果评价突出的部分177的长度，但不限于此，例如也可以从分配给栅极图案81的其它长度测定部位的指示器178内的长度测定部位175的长度测定值减去指示器173内的长度测定部位179的长度测定值，求出突出部分177的长度测定值。
这样测定的长度测定值作为台阶部分的长度测定值与例如其它栅极图案的长度测定值175分类存储。操作者基于这样测定的长度测定结果，可进行CMP研磨条件及绝缘体材料的种类评价。
当突出的部分177过大时，在半导体工艺上有大型化的问题，因此，在突出部分177的EPE长度测定结果超过规定阈值时，也可以产生用于将该情况通知给操作者的误差信号。
另外，即使突出部分177增大，栅极图案的其它长度测定部位175也会同样增大，这使没有CMP研磨条件等问题的可能性高。因此，在与突出部177的长度测定结果一起进行栅极图案的其它长度位置175的长度测定，且两者的比例超过规定的大小时、和不到规定的大小时，也可以使图像对操作者变化。
另外，通过将半导体晶片的一芯片单位或规定区域单位的长度测定结果晶片映像状表示，能够更明确地特定形成突出部xx的理由。
例如，在跨晶片整体很大地形成突出部时，有时CMP的研磨过剩，或有时绝缘材料的组成有问题。另外，在靠晶片的局部区域形成大的突出部177时，考虑晶片翘曲及用于CMP的研磨用盘偏损耗。另外，在同心圆状检测相同的长度测定结果时，也考虑研磨用盘本身有问题。
另外，在形成晶片映像时，在每一个芯片或每个规定的区域单位识别表示一个长度测定结果、或在规定范围的每个长度测定结果识别表示两个以上的长度测定结果的平均值时，可视觉上判断晶片整体的倾向。
实施例12图18是用于说明适于通过在有效区域181上重叠栅极图案182来评价形成的晶体管的图。在本例中，特别是对通过将实际上形成的晶体管区域184(由SEM边缘特定的晶体管区域)和有效区域的设计数据183上的理想的晶体管形状相比较来进行晶体管评价的例子。
首先，形成扫描电子显微镜图像，将其中SEM边缘的有效区域181和SEM边缘的栅极图案182重叠的区域作为栅极晶体管区域183提出。其次，在有效区域的设计数据185和有效区域的SEM边缘181之间进行图案匹配，进行两者的对位。
在进行对位的状态下，有效区域的设计数据185和栅极图案的SEM边缘182重叠的区域在有效区域如设计数据那样适宜形成时，是形成的设计数据上的晶体管区域183。通过进行EPE长度测量或图像处理等，测定设计数据上的晶体管区域的X、Y方向长度或面积，基于该结果进行实际图像上的晶体管区域184和设计数据上的晶体管区域183的比较。通过进行该比较，可评价实际的晶体管相对于设计数据上的理想的晶体管的性能，其结果可进行半导体工艺的评价。
晶体管的评价只要能够评价晶体管的一方向长度及面积等差量、比率等两者相对的评价，则其种类没有问题。
图19是对进行有效区域的设计数据191和有效区域的SEM边缘192的匹配，之后进行设计数据上的栅极图案193和SEM边缘的栅极图案之间的EPE长度测定的例子的图。
在进行两有效区域间的匹配后，测定的EP长度测定结果(EPEu、EPElow、EPEr、EPEl)表示从有效区域和栅极图案的理想的相对位置关系稍微错位形成两图案，通过结果这样的步骤进行EPE长度测定，可进行不受图案整体的位置偏移左右的晶体管的性能评价。
图20是用于说明对有效区域和栅极图案分别进行匹配，基于此时的移位量测定两者的重叠程度(覆盖精度)的例子的图。有效区域的匹配移位量为(ΔXact、ΔYact)，栅极图案的匹配移位量为(ΔXgate、ΔYgate)。该两移位量之差(ΔXact-ΔXgate、ΔYact-ΔYgate)成为表示覆盖精度的指标。两者没有移位量差的状态是指至少栅极图案和有效区域的相对关系与设计数据一致的状态。根据本例，通过评价两个移位量的差异，可不受形成的图案自身的位置偏移左右，而准确地测定覆盖精度。
权利要求
1.一种图案的长度测量方法，是将半导体集成电路的检查对象图案的设计数据与该检查对象图案的图像数据重叠，对设计数据的图案边缘与图像数据的图案边缘间的距离进行长度测量，其特征在于，通过与其他图案重叠而将所述图案的长度测量结果按构成半导体元件的部分的长度测量结果、和除此以外的长度测量结果分类，在该每个被分类的长度测量结果群中评价该长度测量结果。
2.根据权利要求1所述的图案的长度测量方法，其特征在于，在每个所述被分类的长度测量结果群中进行所述长度测量结果的统计处理。
3.根据权利要求1所述的图案的长度测量方法，其特征在于，在每个所述被分类的长度测量结果群中，决定所述长度测量结果的误差允许值。
4.一种图案的长度测量方法，是将半导体集成电路的检查对象图案的设计数据与该检查对象图案的图像数据进行比较，对设计数据的图案边缘与图像数据的图案边缘间的距离进行长度测量，其特征在于，对层叠了多层的半导体集成电路内的1层的图案和其他层的图案的相对距离进行长度测量，根据所述其他图案的种类，对所述相对距离的长度测量结果进行分类，在每个该被分类的长度测量结果群中评价该长度测量结果。
5.根据权利要求4所述的图案的长度测量方法，其特征在于，在每个所述长度测量结果群中进行所述长度测量结果的统计处理。
6.根据权利要求4所述的图案的长度测量方法，其特征在于，在每个所述被分类的长度测量结果群中，决定所述长度测量结果的误差允许值。
7.一种计算机程序产品，用于控制计算机测定从由扫描电子显微镜取得的图像提取的图案的边缘与该图案的设计数据之间的距离，其中，以实行如下的顺序的方式编写的计算机程序产品包括检测包含所述图案的区域的图像的步骤；对所述图案的边缘与该图案的设计数据间的多个长度测量位置进行长度测量的步骤；以及根据每个图案部位的种类对所述多处的长度测量结果进行分类的步骤。
8.根据权利要求7所述的计算机程序产品，其特征在于，所述分类在图案的弯曲部与直线部之间进行。
9.根据权利要求7所述的计算机程序产品，其特征在于，所述分类在形成有接近修正效果图案的部位和除此之外的部位之间进行。
10.根据权利要求7所述的计算机程序产品，其特征在于，所述分类在重叠有多个图案的区域和除此之外的区域之间进行。
11.根据权利要求10所述的计算机程序产品，其特征在于，所述分类在重叠多个图案而形成晶体管区域的位置和除此以外的位置之间进行。
全文摘要
本发明提供试样尺寸测定方法及试样尺寸测定装置，其适于对复杂化、多层化的元件测定长度。根据本发明，为实现上述目的，提出在使用半导体元件的设计数据测定试样图像上的图案尺寸时，根据试样图像或测定对象的半导体元件的状况改变测定条件的方法及装置。根据这样的结构，由于可根据试样图像状态及形成于试样上的元件的状态选择适宜的测定条件，故可提高测定效率。
文档编号G01B11/02GK101038670SQ20071008557
公开日2007年9月19日 申请日期2007年3月12日 优先权日2006年3月14日
发明者诸熊秀俊, 酢谷拓路, 松冈良一, 小室仁, 杉山明之 申请人:株式会社日立高新技术