专利名称：简易型数字电路逻辑分析仪的制作方法
技术领域：
本实用新型涉及应用于数字电路的分析仪器，更具体地说尤其是一种适于教学实验用的 简易型数字电路逻辑分析仪。
技术背景-专用逻辑分析仪是数字电路的高级分析仪器，其采样频率高、容量大、通道多、分析功 能强，是分析与设计复杂数字系统的有力工具。在高等院校的数字电子电路教学实验中，常常涉及到数字逻辑电路的设计、实验和分析。 然而上述现有的逻辑分析仪价格昂贵，难以在实验中为每个学生进行配备，在一定程度上影 响了教学效果。目前，在数字电路的教学实验中，通常所配置的测量仪器仅仅是单通道或双通道普通示 波器。但是，在采用示波器测量电路信号时序时，只能测量显示出周期稳定不变的单路或双 路输出波形，对于瞬态和多路信号则无法测量显示。实用新型内容本实用新型是为避免上述现有技术所存在的不足之处，提供一种结构简单、成本低、适 于在高等院校教学中进行普遍配置的简易型数字电路逻辑分析仪，以提高教学实验质量。 本实用新型解决技术问题所采用的技术方案是本实用新型简易型数字电路逻辑分析仪，其特点是采用通用示波器，并设置以单片机为 中央处理器的信号采集处理电路，所述信号采集处理电路包括-8或16通道多路数据采样电路，多路数据采样信号经缓冲器接口输入单片机P1 口，并 存储于外扩存储器RAM中；电平移位转换电路，存储在外扩存储器RAM的多路数据采样信号被取出，分时送至单 片机扩展1/0接口，分时输出的数字采样信号在电平移位转换电路中进行数字信号的多级电平移位转换，经电平移位转换的多路信号通过示波器的一个输入通道在示波器上以不同的零坐标显示；输出电路，以所述通用示波器为显示终端，其输出接口与显示终端的外同歩触发信号 输入端口 EXT和Y轴输入端口相联，同歩周期循环分时输出逻辑移位电平信号。 本实用新型的结构特点也在于-采样电路设置多档采样频率。电平移位转换电路采用一片多路数字开关U6和一片多路模拟开关U5，串联设置的二极 管D1、 D2、 D3、 D4、 D5、 D6、 D7和D8构成分压电路，在所述分压电路与接地端GND之间，串联设置由开关管Ql控制的两只二极管D9、D10，开关管Ql的基极接多路数字开关U6的/Z 端，不同的分压信号分别接入在多路模拟丌关U5的信号输入端，与输入逻辑信号对应的八 路电平信号d0、 dl、 d2、 d3、 d4、 d5、 d6和d7接入多路数字开关U6，来自单片机的可表 征0—7八种不同的状态的控制信号A、 B、 C分别接入多路数字开关U6和多路模拟开关U5 的控制端，以多路模拟开关U5的OUT端接通用示波器的输入口。 与已有技术相比，本实用新型有益效果体现在本实用新型通过对多路信号的采样存贮，利用电平移位转换电路同歩周期循环分时输出 逻辑移位电平信号，最终是以示波器为显示终端，利用人的视觉暂留时间特点，在示波器上 显示出8—16路稳定的逻辑时序图形。与单纯使用示波器相比，本实用新型具有了多路信号 的逻辑分析功能，实现对于瞬态和多路信号的测量显示。与己有的专用逻辑分析仪相比，其 价格大大降低，适于在教学实验中普遍配置，有利于提高教学质量。
图l为本实用新型系统框图。 图2为本实用新型电平移位转换电路原理图。 图3为本实用新型在示波器上同时显示的8路逻辑分析信号。 图4为本实用新型经过电平移位后与输入逻辑信号对应的8路电平信号波形图。 图5为本实用新型与d0、 dl、 d2、 d3、 d4、 d5、 d6、 d7 8路信号对应的触发同步信号 波形图。以下通过具体实施方式
，结合附图对本实用新型作进一步描述具体实施方式
参见图l，本实施例采用通用示波器，并设置以单片机为中央处理器的信号采集处理电路，信号采集处理电路包括8或16通道的多路数据采样电路，多路数据采样信号经缓冲器接口输入单片机P1 口， 并存储于外扩存储器RAM中；电平移位转换电路，存储在外扩存储器RAM的多路数据采样信号被取出，分时送至单片 机扩展1/0接口，分时输出的数字采样信号通过电平位移转换接口电路在电平移位转换电路 中进行数字信号的多级电平移位转换，经电平移位转换的多路信号通过示波器的一个输入通 道在示波器上以不同的零坐标显示；输出电路，以通用示波器为显示终端，输出接口与显示终端的外同歩触发信号输入端口 EXT和Y轴输入端口相联，同步周期循环分时输出逻辑移位电平信号。具体实施中，相应的结构设置也包括采样电路设置多档采样频率，以分析不同频带的逻辑时序。提供多种触发方式，包括手动触发和自动触发。其中手动触发又分为上升沿触发、下降 沿触发两种方式，可以捕捉随机信号。提供波形移位按钮，包括左移和右移两个键，可以平移逻辑时序波形，以方便观测长存 储的不同时刻波形。内置开关电源，提供多种电压供电。外部八路逻辑信号经缓冲器接口 74LS245送到单片机，单片机将采集到的数据信号保存 在外扩RAM 62256 (32K)中，采样结束后，单片机从外扩RAM取出数据，并分时送至扩展 1/0接口 8255A，经电平转换移位电路后，把采集到的8路数据分时输出到示波器显示。虽 然该八路信号是通过分时和电平移位的方式显示出来，但由于处理速度快以及人的视觉暂留 的特点，从而观察者感觉八路信号是同时显示出来的。信号显示过程包括数据采集、输出波形移位和输出三个阶段。数据釆集外部八路逻辑信号经缓冲器接口 74LS245送到单片机的P1 口，单片机把采集到的数据 保存在外扩RAM62256 (32K)中，直到并采满32K。采样前可根据要求设置采样频率，最大 采样频率可达333K，其余还有100K， 200K等共七档可调。并可以选择手动触发或是自动触 发，对于手动触发，在按下开始按钮后立即开始采样，对于自动触发，系统根据所选择的上 升沿或者下降沿自动触发采样。输出波形移位即电平转换电平转换的作用是把八路输入逻辑信号进行合适的电平变换，使其通过示波器的一个输入 通道在示波器上以不同的零坐标显示出来。这部分是由硬件来实现的，其电路结构如图2所示。参见图2，采用一片多路数字开关74LS151即芯片U6、 一片多路模拟开关CD4051即芯 片U5、八只普通二极管D1、 D2、 D3、 D4、 D5、 D6、 D7和D8,以及二极管D9和DIO， 一个 晶体管Q1、三个不同容值的瓷片电容C17、 C18和C19，以及三个不同阻值的电阻RIO、 Rll 和R12组成。其中，电阻R12的一端接9V直流电源的正极，另一端接二极管D1的阳极；二 极管D1， Dl、 D2、 D3、 D4、 D5、 D6、 D7、 D8、 D9和DIO，串连相接，即，D1的阴极接D2的 阳极，D2的阴极接D3的阳极…，以此类推，直至D9的阴极接D10的阳极，同时二极管D1， Dl、 D2、 D3、 D4、 D5、 D6、 D7的阳极分别与多路模拟丌关U5的输入\输出口 100、 101、 102、 103、 104、 105、 106、 107相连;U5的管脚9、 10、 11分别与多路数字开关74LS1512即U6 的管脚9、 10、 ll对应相连后接外部控制信号C、 B、 A; U5的6、 7、 8脚并接后与地相连， 同时连接至C17的一端，C17的另一端接9V直流电源的正极和U5的12脚；U5的OUT脚接示波器的输入口； 二极管D9的阳极与D8的阴极以及晶体管Ql的集电极相连；二极管D10 的阴极接地；电阻R10与电容C18并联后一端接74LS151的管脚/Z，另一端与电阻R11及晶 体管Q1的基极相连，Rll的另一端接地；U6的7、 8脚并接后与地及电容C19的一端相连， C19的另一端接VCC脚，外部采样的数字信号d0、 dl、 d2、 d3、 d4、 d5、 d6和d7接U6的 10、 11、 12、 13、 14、 15、 16、 17脚。图2中，d0、 dl、 d2、 d3、 d4、 d5、 d6、 d7为输入逻辑信号对应的八路电平信号，A、 B、 C为单片机程序发出的"0"、 "1"控制信号，A、 B、 C的不同组合共得到0 — 7八种不同 的状态。依芯片自身的电路特性，芯片U5根据控制信号A、 B、 C的组合不同，在OUT端脚上得 到4、 2、 5、 1、 12、 15、 14和13的不同电平，同时控制信号A、 B、 C也用于控制芯片U6 的输出，芯片U6根据控制信号A、 B、 C的组合，在其管脚6上分别输出d0、 dl、 d2、 d3、 d4、 d5、 d6和d7。当dO、 dl、 d2、 d3、 d4、 d5、 d6和d7都是高电平时，晶体管Q1导通， 两个肖特基二极管被短路，在芯片U5的第4、 2、 5、 1、 12、 15、 14和13各管脚得到的电 平分别是O. 7V、 1.4V、 2. IV、 2. 8V、 3. 5V、 4. 2V、 4.9V、 5. 6V;当d0、 dl、 d2、 d3、 d4、 d5、 d6和d7都是低电平时，晶体管Q1截止，在芯片U5的第4、 2、 5、 1、 12、 15、 14和 第13各管脚上得到的电平分别是:IV、 1.7V、 2. 4V、 3. 2V、 3. 8V、 4. 5V、 5. 2V、 5.9V，根 据dO、 dl、 d2、 d3、 d4、 d5、 d6和d7数字信号的不同组合在芯片U5的0UT管脚上得到十 六种电平，从而也就实现了电平的移位转换。输出显示数据图3所示为通过本实施例的结构设置，在示波器的一个通道上同时显示出八路信号，其 中，"触发"端口为示波器的外部同歩触发信号端口，与单片机控制端口相连，"输入"端口 为示波器Y轴信号输入端，与电平移位转换电路的输出端口相连。单片机将釆集到并存储在外扩RAM中数据取出，通过扩展I/O接口 8255A，经电平转换移 位电路后，把数据送示波器显示。图2中OUT引脚直接连接模拟示波器的输入端子，同时， 同步扫描输出信号Tr经缓冲电路接示波器外触发端，图5中同歩扫描输出信号TrO、Trl、Tr2、 Tr3、 Tr4、 Tr5、 Tr6、 Tr7分别为对应d0、 dl、 d2、 d3、 d4、 d5、 d6、 d7八路数字逻辑输出 信号。如图4所示，IN0 — IN7即为d0、 dl、 d2、 d3、 d4、 d5、 d6、 d7为输入逻辑信号对应 的八路电平信号，分别在同步触发信号TrO、 Trl、 Tr2、 Tr3、 Tr4、 Tr5、 Tr6、 Tr7作用下， 经电平偏移电路后，经多路选一模拟开关U5接示波器Y轴输入。同歩扫描信号与电平选择译 码输出同步，周期分时循环扫描逻辑电平偏移输出，此时，示波器可以稳定输出分层显示八 路逻辑信号时序波形。同时要发送整歩信号，被测信号的逻辑电平就再现在示波器上。
权利要求1、简易型数字电路逻辑分析仪，其特征是采用通用示波器，并设置以单片机为中央处理器的信号采集处理电路，所述信号采集处理电路包括8或16通道多路数据采样电路，多路数据采样信号经缓冲器接口输入单片机P1口，并存储于外扩存储器RAM中；电平移位转换电路，存储在外扩存储器RAM的多路数据采样信号被取出，分时送至单片机扩展I/O接口，分时输出的数字采样信号在电平移位转换电路中进行数字信号的多级电平移位转换，经电平移位转换的多路信号通过示波器的一个输入通道在示波器上以不同的零坐标显示；输出电路，以所述通用示波器为显示终端，其输出接口与显示终端的外同步触发信号输入端口EXT和Y轴输入端口相联，同步周期循环分时输出逻辑移位电平信号。
2、 根据权利要求1所述的简易型数字电路逻辑分析仪，其特征是所述采样电路设置多 档采样频率。
3、 根据权利要求1所述的简易型数字电路逻辑分析仪，其特征是所述电平移位转换电 路采用一片多路数字开关U6和一片多路模拟开关U5，串联设置的二极管D1、 D2、 D3、 D4、 D5、 D6、 D7和D8构成分压电路，在所述分压电路与接地端GND之间，串联设置由开关管Q1 控制的两只二极管D9、 DIO，开关管Q1的基极接多路数字开关U6的/Z端，不同的分压信 号分别接入在多路模拟开关U5的信号输入端，与输入逻辑信号对应的八路电平信号d0、 dl、 d2、 d3、 d4、 d5、 d6和d7接入多路数字开关U6，来自单片机的可表征0 — 7八种不同的状 态的控制信号A、 B、 C分别接入多路数字开关U6和多路模拟开关U5的控制端，以多路模拟 开关U5的OUT端接通用示波器的输入口 。
专利摘要简易型数字电路逻辑分析仪，其特征是采用通用示波器，并设置以单片机为中央处理器的信号采集处理电路，所述信号采集处理电路包括8或16通道多路数据采样电路；电平移位转换电路，数字采样信号在电平移位转换电路中进行数字信号的多级电平移位转换，经电平移位转换的多路信号通过示波器的一个输入通道在示波器上以不同的零坐标显示；输出电路，以通用示波器为显示终端，同步周期循环分时输出逻辑移位电平信号。本实用新型结构简单、成本低，适于在高等院校教学中进行普遍配置以提高教学实验质量。
文档编号G01R31/28GK201116928SQ200720043000
公开日2008年9月17日 申请日期2007年8月22日 优先权日2007年8月22日
发明者孙艳霞, 张国荣, 燕 杜, 汪海宁, 苏建徽, 茆美琴, 炎 马 申请人:合肥工业大学