专利名称：Td-scdma远端射频单元天线口驻波比测量方法和装置的制作方法
技术领域：
本发明涉及一种在TD-SCDMA远端射频单元系统内所使用的测量天线 口驻波比的方法和装置。
背景技术：
远端射频单元(RRU)是3G通信系统中重要的组成部分，为附属于基 站(NODE B)的一个通信模块。远端射频单元主要功能是完成盲区覆盖， 减少基站数量，该模块可以将数据通过光纤送到所依附的上级基站。
TD-SC羅A为了提高覆盖能力采用的是多天线的架构，常见的有6根天 线和8根天线，因此对每根天线状态的实时检测非常重要，而驻波比这个 参数就很好体现天线工作的好坏，因此实时准确地测量驻波比对系统诊断 有着非常重要地意义。传统的方法是每个射频模块包含着功率检测机制， 采用芯片对信号的均方根进行测量然后上报上层控制系统，对多天线系统 而言成本会因此增加不少，而且也不利于系统小型化，进而为系统稳定性 增加困难。
发明内容
本发明的目的是为了克服传统方法存在的缺陷，提供一种成本低、实 时性高、控制精准、有利于系统小型化的TD-SC匿A远端射频单元天线口驻 波比测量方法和装置。本发明是以现场可编程门阵列(FPGA)为核心，相 对于中央处理器CPU和数字信号处理器DSP这些软件控制手段，FPGA是完 全并行的硬件架构，对于某个时间段的信号测量控制得非常精准，基于这 个我们的测量方法能够很准确地测量到TD-SCDMA协议中下行导频的功率， 相对于TD-SCDMA的其它时隙，下行导频的功率最稳定地存在。通过分别 测量前向下行导频的功率(P，)和后向下行导频功率(P—)，然后通过公式
=^^计算得出驻波比。
本发明的装置如图2所示由以下几个部分构成中央处理器CPU、可 编程门阵列FPGA、数模转换器、频率变换器、多路选择开关、3-10个带天 线的功放，可编程门阵列FPGA分別与基站、数模转换器、中央处理器CPU、 多路选择开关、各个带天线的功放相连，多路选择开关分别各个带天线的 功放相连，频率变换器分别与数模转换器、多路选择开关相连。该装置各 个模块的功能如下CPU负责计算VSWR的公式，同时对下行导频功率检测 设置一下基本参数，FPGA是负责实时检测下行导频时隙内信号的功率，并 记录下来上报给CPU,另外还要进行多路选择开关的控制及各个带天线的
功放前后向控制；模数转换器是负责把模拟中频信号数字化让后续的FPGA 处理；频率变换器是把射频信号变换为中频信号；多路选择开关是把多路 射频输入信号进行选路，根据需要某一时刻只能有一路带天线的功放的信 号送到后续处理；功放可以根据FPGA的前后向控制分别送出前后向信号。 本发明的TD-SCDMA远端射频单元天线口驻波比测量方法，包括以下步
骤
A、 前向功率P +的测试(1)中央处理器CPU对可编程门阵列FPGA的 寄存器进行配置；(2) FPGA根据CPU的配置，控制多路选择开关选通某路 功放，并控制功放传送前向信号；(3 )功放根据FPGA的控制传送前向信号， 被选定某路功放前向信号通过多路选择开关，又经频率变换器从射频信号 转变为中频信号，中频信号通过模数转换器变成数字信号并送入FPGA; (4) FPGA根据基站送过来的帧同步信号和CPU设定的信号链路延时，准确地在 下行导频所在时隙进行功率检测；(5) CPU等待二帧的时间，确保FPGA的 采集运算完成，然后CPU访问FPGA的功率寄存器，完成前向功率P +的测 试；
B、 后向功率P —的测试(l)CPU配置FPGA的寄存器，选择功放传送后 向信号，(2) FPGA根据CPU的配置，控制多路选择开关选通某路功放，并 控制功放传送后向信号；(3)功放根据FPGA的控制传送后向信号，被选定 某路功放后向信号通过多路选择开关，又经频率变换器从射频信号转变为 中频信号，中频信号通过模数转换器变成数字信号并送入FPGA; (4) FPGA 根据基站送过来的帧同步信号和CPU设定的信号链路延时，准确地在下行 导频所在时隙进行功率检测；(5) CPU等待二帧的时间，确保FPGA的采集 运算完成，然后CPU访问FPGA的功率寄存器，完成后向功率P-的测试；
C、 得到驻波比CPU得到P +和P —后，利用公式!/S旨7 -^^可
以算出驻波比。
所述的中央处理器CPU对可编程门阵列FPGA的寄存器进行配置包括 前后向信号的链路延时、下行导频信号相对于同步信号所在的时隙、选择 某路功放进行测试及选择功放传送前向信号。
上面提到的P +和P —并不需要实际准确的值，因为从功放过来的信号是 经过衰减的，只要保证它们的衰减是一致就行。
本发明以准确测量下行导频功率为核心，利用FPGA对下行导频时隙准 确定位，同时纯^:件的架构确保了运算的实时性。CPU辅助性负责实时性 要求不高运算量不大的计算。本发明能够很好地测量出天线口驻波比，同
时还有助于系统，尤其是多天线系统降低成本、提高实时性和小型化。
图1为TD-SC腹A RRU应用框图。
图2为TD-SCDMA RRU天线口驻波比测量装置框图。
图3为TD-SCDMA时隙关系框图。
具体实施例方式
本发明的装置如图2所示由以下几个部分构成中央处理器CPU、可 编程门阵列FPGA、数模转换器、频率变换器、多路选择开关、8个带天线 的功放，可编程门阵列FPGA分别与基站、数模转换器、中央处理器CPU、 多路选择开关、各个带天线的功放相连，多路选择开关分别各个带天线的 功放相连，频率变换器分别与数模转换器、多路选择开关相连。该装置各 个模块的功能如下CPU负责计算VSWR的公式，同时对下行导频功率检测 设置一下基本参数，FPGA是负责实时检测下行导频时隙内信号的功率，并 记录下来上报给CPU,另外还要进行多路选择开关的控制及各个带天线的 功放前后向控制；模数转换器是负责把模拟中频信号数字化让后续的FPGA 处理；频率变换器是把射频信号变换为中频信号；多路选择开关是把多路 射频输入信号进行选路，根据需要某一时刻只能有一路带天线的功放的信 号送到后续处理；功放可以根据FPGA的前后向控制分别送出前后向信号。 根据图3中TD-SCDMA时隙关系，我们要测试的功率是下行导频 (DwPTS)，图中每个码片代表0. 78125us，帧同步信号是与TSQ时隙起始 同步的，也就是我们设置FPGA的采样起始时刻是675us，采样的时间段是 75us，这些延时的实现是通过FPGA内部的高频时钟通过计数获得。另外根 据系统实际的各个模块的延时，前后向信号还会有42us的延时，也就是说 在我们的装置中我们的起始采样点(参考于同步信号)是717us。有了以 上参数我们就可以开始下面的步骤进行TD-SCDMA远端射频单元天线口驻 波比测量，测量方法包括以下步骤
(1 ) CPU对FPGA的寄存器进行配置，包括前后向信号的链路延时， 下行导频信号相对于同步信号所在的时隙，选择某路功放进行测试，选择 功放传送前向信号；
(2) FPGA根据CPU的配置，控制多路选择开关选通某路功放；
(3 ) FPGA根据CPU的配置，控制功放传送前向信号；
(4 )功力文;f艮据FPGA的控制传送前向信号；
(5 )被选定某路功放前向信号通过了多路选择开关；
(6 )通过多路选择开关的前向信号被频率变换器从射频信号转变为中
频信号，在我们的装置中2010MHz- 2025MHz的TD-SCDMA信号会被统一变 换成96MHz的中频信号；
(7) 中频信号通过模数转换器变成数字信号；
(8) 对于数字化的信号，FPGA根据基站送过来的帧同步信号和CPU 设定的信号链路延时，准确地在下行导频所在时隙进行功率检测；
(9 ) CPU等待10ms， TD-SCDMA的一帧为5ms ，确保FPGA的采集运算 完成，然后CPU访问FPGA的功率寄存器，这样就完成了前向功率P +的测 试；
(10) CPU配置FPGA的寄存器，选择功放传送后向信号，重复步骤(2) 到(9),其中的前向信号变为后向信号，这样就完成了后向功率P —的测试；
(11) CPU得到P +和P —后，利用公式V5Wi 可以算出驻波比。
上面提到的p+和p-并不需要实际准确的值，因为从功放过来的信号是 经过衰减的，只要保证它们的衰减是一致就行。
权利要求
1、TD-SCDMA远端射频单元天线口驻波比测量装置，包括中央处理器CPU、可编程门阵列FPGA、数模转换器、频率变换器、多路选择开关、3-10个带天线的功放，其特征在于可编程门阵列FPGA分别与基站、数模转换器、中央处理器CPU、多路选择开关、各个带天线的功放相连，多路选择开关分别各个带天线的功放相连，频率变换器分别与数模转换器、多路选择开关相连。
2、 TD-SCDMA远端射频单元天线口驻波比测量方法，包括以下步骤A、 前向功率P +的测试(1)中央处理器CPU对可编程门阵列FPGA的 寄存器进行配置；(2) FPGA根据CPU的配置，控制多路选择开关选通某路 功放，并控制功放传送前向信号；(3)功放根据FPGA的控制传送前向信号， 被选定某路功放前向信号通过多路选择开关，又经频率变换器从射频信号 转变为中频信号，中频信号通过模数转换器变成数字信号并送入FPGA; (4) FPGA根据基站送过来的帧同步信号和CPU设定的信号链路延时，准确地在 下行导频所在时隙进行功率检测；(5) CPU等待二帧的时间，确保FPGA的 采集运算完成，然后CPU访问FPGA的功率寄存器，完成前向功率P +的测 试；B、 后向功率P-的测试(l)CPU配置FPGA的寄存器，选择功放传送 后向信号，(2) FPGA根据CPU的配置，控制多路选择开关选通某路功放， 并控制功放传送后向信号；(3)功放根据FPGA的控制传送后向信号，被选 定某路功放后向信号通过多路选择开关，又经频率变换器从射频信号转变 为中频信号，中频信号通过模数转换器变成数字信号并送入FPGA; (4)FPGA 根据基站送过来的帧同步信号和CPU设定的信号链路延时，准确地在下行 导频所在时隙进行功率检测；(5) CPU等待二帧的时间，确保FPGA的采集 运算完成，然后CPU访问FPGA的功率寄存器，完成后向功率P-的测试；C、 得到驻波比CPU得到P +和P —后，利用公式<formula>formula see original document page 2</formula>可以算出驻波比。
3、 根据权利要求2所述的驻波比测量方法，其特征在于所述的中央 处理器CPU对可编程门阵列FPGA的寄存器进行配置包括前后向信号的链 路延时、下行导频信号相对于同步信号所在的时隙、选择某路功放进行测 试及选择功放传送前向信号。
全文摘要
本发明涉及一种TD-SCDMA远端射频单元天线口驻波比测量方法和装置，本装置包括中央处理器CPU、可编程门阵列FPGA、数模转换器、频率变换器、多路选择开关、3-10个带天线的功放，可编程门阵列FPGA分别与基站、数模转换器、中央处理器CPU、多路选择开关、各个带天线的功放相连，多路选择开关分别各个带天线的功放相连，频率变换器分别与数模转换器、多路选择开关相连。本发明以准确测量下行导频功率为核心，利用FPGA对下行导频时隙准确定位，同时纯硬件的架构确保了运算的实时性，CPU辅助性负责实时性要求不高运算量不大的计算，本发明能够很好地测量出天线口驻波比同时还有助于系统，尤其是多天线系统降低成本、提高实时性和小型化。
文档编号G01R27/06GK101393241SQ200810197548
公开日2009年3月25日 申请日期2008年11月7日 优先权日2008年11月7日
发明者江浩洋, 峰 王 申请人:武汉虹信通信技术有限责任公司