专利名称：阵列式探针卡的制作方法
技术领域：
本案是关于一种阵列式探针卡，特别是关于应用在集成电路测试领域的阵列式探 针卡。
背景技术：
在LED、半导体等测试领域的测试机中，一般是使用阵列式探针卡电性连接至测试 机的输入及输出端子，藉由探针卡的探针接触集成电路待测物后，再由测试机传送电子信 号给予待测集成电路，达到测试机进行测试的目的。美国专利编号5，525，911号案件提出了一种阵列式探针卡，在这种阵列式探针卡 中，虽然使用同轴线来电性连接于电路板与待测集成电路之间，但由于并非所有的线路都 需要使用到高频信号，因此当所使用的同轴线的线径过大时，将极不利于阵列式探针的间 距的微小化。此外，既使在其他无须使用高频信号的线路中使用单心线或漆包线，但在多接 脚数的探针卡中、印刷电路板的开口大小有限的情况下，将使得信号线紊乱交错，甚至有相 互拉扯断裂的危险，同时也增加了加工的困难、与电讯号相互干扰的风险。日本专利编号H10-048298号案件提出了另一种阵列式探针卡，在这种阵列式探 针卡中，在探针卡的探针针数因为待测集成电路的复杂化或多晶粒同时测试而随着增加 时，称为 MLO/MLC(Multi-Layer Organic/Multi-LayerCeramic，多层有机物 / 多层陶质) 的测试基板162必须放入更多的信号线路(trace)；如此，MLO/MLC测试基板势必得扩大面 积，此时，测试基板162上的焊点与探针卡164下方的垫片必须以回焊(reflow)方式进行 电信号连结，但ML0/MLC测试基板的面积扩大将造成回焊得克难“大基板均温性不佳”的难 点，所谓“大基板均温性不佳”是指置于测试基板162与探针卡164之间被夹置的锡球，在 回焊(reflow)的升温过程，锡球不容易达到一致的温度；此外，印刷电路板因为结构、技术 受限，其内部线路也无法传递如2GHz以上的高频信号。IBM于2001年06月在技术报告中提出了一种阵列式探针卡，是将连接于测试基板 与测试机之间的线路分成二部分一部分走高速线路，另一部分走印刷电路板的内部。在这 种阵列式探针卡中，高速连接器是设置于MLO测试基板上，两者均至于印刷电路板下方。但 当高速连接器设置于印刷电路板下方时，测试机的高速连接器却位于印刷电路板上方，这 将与实际的探针环境冲突，因为测试机的高速连接器与测试基板上的高速连接器分别位于 印刷电路板两侧，无法相互连结；所以IBM所提的架构，仅于实验阶段的探针卡，未考虑量 产测试的问题。请参阅图1，其为一种现有的阵列式探针卡的侧视图。在图1中，阵列式探针卡1 主要是由电路板10、测试基板11、探针头12、及探针线13所构成，测试基板11上设有焊点 111以及接座112，而电路板10设有一贯通孔103可容置该接座112。藉由测试机14的接 头141与接座112电连接，便能够使用测试机14进行高速电性测试。然而，上述图1的阵列式探针卡1具有下述缺点(1)因为接头141的体积较大，加上人工连接所需的操作空间亦不小，导致电路板10的贯通孔103面积必须大增，其将影响电路板10内部信号线的布线便利性与电信号传输 品质，尤其在接头141为多个设置于测试基板11时，电路板10内部信号线的可布线面积， 将被多个贯通孔103严重占据；(2)接座112的所在空间狭小，增加人工将其连接于接头114的困难度；(3)刻意加大的MLO测试基板11的面积以方便接座112置放的结果，将使得回焊 技术面临挑战；及(4)ML0测试基板11的高频信号线路(trace)变长，将增加阻容延迟(RC Delay) 的程度。
发明内容
因此，有必要构思一种阵列式高频探针卡，能够改善上述各种现有探针卡的诸多 缺点。根据上述构想，提出一种阵列式探针卡，包括一电路板，具有一第一面、一第二面 及一贯通孔，该贯通孔贯通该第一面与该第二面；一测试基板，具有一第一面及一第二面， 使该测试基板的内部线路与该电路板的内部线路电性连接，该测试基板以该第一面连接于 该电路板的该第二面，该测试基板的该第二面连接于多个探针线；及至少一接座，该接座是 设于该电路板的该第一面上，该接座利用穿过该贯通孔的至少一传输线而与该测试基板相 華禹接。根据上述构想，提出另一种阵列式探针卡，包括一电路板，具有一第一面、一第二 面及一贯通孔，该贯通孔贯通该第一面与该第二面；一测试基板，具有一第一面及一第二 面，该测试基板以该第一面连接于该电路板的该第二面，使该测试基板的内部线路与该电 路板的内部线路电性连接，该测试基板的该第二面连接于多个探针线；及至少一接座，经由 该贯通孔而与该测试基板相连接。其中，该贯通孔贯通该电路板的中央区域，该测试基板连 接于该电路板时，该贯通孔是位于该测试基板的中央区域的上方，该接座是设于该贯通孔 内。
图1为一种现有的阵列式探针卡的侧视图。图2为本案所提出阵列式探针卡的的一第一较佳实施例的侧视图。图3为本案所提出阵列式探针卡的的一第二较佳实施例的侧视图。图4为本案所提出阵列式探针卡的的一第三较佳实施例的侧视图。图5为本案所提出阵列式探针卡的的一第四较佳实施例的侧视图。图6为本案所提出阵列式探针卡的的一第五较佳实施例的侧视图。图7为本案所提出阵列式探针卡的的一第六较佳实施例的侧视图。图8为本案所提出阵列式探针卡的的一第七较佳实施例的侧视图。图9的(a) (d)为本案所提出阵列式探针卡所使用的线路的示意图。图10为本案所提出阵列式探针卡的的一第八较佳实施例的侧视图。图11 (a)为本案所提出阵列式探针卡的的一第九较佳实施例的侧视图。图11(b)为图11(a)的压合圈的上视图。
图12(a)为本案所提出阵列式探针卡的一第十较佳实施例的侧视图。图12(b)为本案所提出阵列式探针卡的一第十一较佳实施例的侧视图。主要元件符号说明
1、2阵列式探针卡10、20 电路板11、21测试基板12、22 探针头13、23 探针线14、26 测试机221 开口25传输线27电子元件28胶体28，支撑件29补强圈30压合圈111 焊点112、24 接座141、261 接头201 第一面202 第二面203贯通孔211 第一面212 第二面213、213，、213” 连接点214 穿孔
具体实施例方式本案得藉由下列附图及详细说明，以使得更深入的了解请参阅图2，其为本案所提出阵列式探针卡的的一第一较佳实施例的侧视图。在图 2中，阵列式探针卡2主要是由电路板20、测试基板21、探针头22、及探针线23所构成，其 中电路板20具有一第一面201及一第二面202，测试基板21亦具有一第一面211及一第二 面212，和现有技术相同的是，测试基板21可以藉由回焊方式经由焊点213而与电路板20 相连接。但与现有技术不同之处在于，电路板20还具有贯通第一面201及第二面202的贯 通孔203，而接座24则是设于电路板20的第一面201上，接座24并利用阻抗匹配的高频传 输线25与测试基板21相连接。因此，藉由将测试机26的一高速接头261 —对一地对应耦 接于接座24，阵列式探针卡2便能够进行电性测试。图2所示的本发明阵列式探针卡的优点在于，电路板20的贯通孔203极小，仅供 可挠性传输线25通过即可，因此ML0/MLC测试基板21因为无须设置接座24而能够将面积缩小。此外，接座24因为是设置于电路板20的第一面201上，且尚具有辨识标注的空间， 不但连接方便，也降低了人工判读错误及错误耦接的风险。请参阅图3，其为本案所提出阵列式探针卡的一第二较佳实施例的侧视图。与图2 的不同处在于，此时贯通孔203是开设于电路板20的中央区域，同时亦位于测试基板21的 中央区域的正上方。此外，接座24也可以设置不只一个。
因此，除了图2的阵列式探针卡的优点以外，图3的阵列式探针卡更具有的优点 为，位于电路板20中央区域的贯通孔能够增加回焊时的均温程度，提高制程的良率；此外， 由于传输线25是大致位于测试基板21的中央区域，因此可以降低线路的长度，改善高频的 阻容延迟的状况；甚且一般而言，电路板20中央区域没有布设内部线路，故中央区域设置 贯通孔的方式，将有效降低贯通孔对电路板20布设内部线路的影响。请参阅图4，其为本案所提出阵列式探针卡的一第三较佳实施例的侧视图。与图2 的不同处在于，此时是将接座24设置于贯通孔203内并与测试基板21相耦接，耦接方式同 样是回焊。此外，贯通孔203同样开设于电路板20的中央区域，同时位于测试基板21的中 央区域的正上方。因此，图4的阵列式探针卡同样具有上述图3所示的阵列式探针卡的优点。请参阅图5，其为本案所提出阵列式探针卡的一第四较佳实施例的侧视图，在此图 中所要表现的变化是，接座24可以由排线所构成，之后再回焊于测试基板21，将较于图4所 揭露的多个接座24安置，本排线式的接座24，将能够有效增加电性连接的品质、欲制作便 利性。请参阅图6，其为本案所提出阵列式探针卡的一第五较佳实施例的侧视图，在此图 中所要表现的变化是，在测试基板21的该第一面上，可以设有同时位于贯通孔203内的至 少一电子元件27 ；再者，测试基板21的该第二面上，亦可是需求放置电子元件27，必要时探 针头22可以开孔221以方便电子元件27放置；电子元件27的种类则须视实际需求状况而 定，如主动或被动电子元件等。请参阅图7，其为本案所提出阵列式探针卡的一第六较佳实施例的侧视图，在此图 中所要表现的变化是，在测试基板21的该第一面上，更填充有同时位于贯通孔203内的一 胶体28，藉以增强测试基板21与电路板20之间的固定强度，以及增加测试基板21承受来 自探针23的作用力的能力；另外，胶体亦可以流入测试基板21、电路板20与连接点213三 者之间的缝隙，可增加测试基板21、电路板20之间的固着。请参阅图8，其为本案所提出阵列式探针卡的一第七较佳实施例的侧视图，在此图 中所要表现的变化是，在测试基板21的该第一面上，更固定有同时位于贯通孔203内的一 支撑件28’，如螺丝，支撑件28’是固定于电路板20第一面上的一补强圈29上；藉由支撑 件28’与补强圈29可以增强测试基板21承受来自探针23的作用力的能力，防止测试基板 21受力变形。请参阅图9的(a) (d)图，其为本案所提出阵列式探针卡所使用的线路的示意 图，在此图中所要表现的变化是，测试机14赖以与测试基板21相耦接的、穿过贯通孔203 的多根传输线是选自如图9(a)般的同轴线、如图9(b)般的双绞线为一接地线路与一信号 线路绞结一起，达到电性上阻抗匹配的效果，完成传输高速讯号的目的、如图9(c)般的双 并线为一接地线路与一信号线路并行且保持一特定距离，达到电性上阻抗匹配的效果，完成传输高速讯号的目的、或是如图9(d)般的具有电路屏蔽效果的软板排线、可挠性电路 板。请参阅图10，其为本案所提出阵列式探针卡的一第八较佳实施例的侧视图，在此 图中所要表现的变化是，穿过贯通孔203的部分的传输线25是由测试基板21与电路板20 之间的连接点213中最接近贯通孔203的连接点(如图中的213’、213”)所压合。这种设 置方式的优点在于，电路板20的贯通孔203中便可以因此而有足够的空间设置更多的电子 元件27。 请参阅图11(a)，其为本案所提出阵列式探针卡的一第九较佳实施例的侧视图，在 此图中所要表现的变化是，除了图8的补强圈29之外，测试基板21还可以再使用一压合圈 30来与电路板20相接合；这种技术可以用来取代前面几图的回焊技术。图11(b)则是图 11(a)的压合圈的上视图。请参阅图12(a)与图12 (b)，其分别为本案所提出阵列式探针卡的一第十、十一较 佳实施例的侧视图，在图12(a)中所要表现的变化是，穿过贯通孔203的多根传输线25是 耦接于测试基板21的第二面212 ；此外，在图12(b)中所要表现的变化是，测试基板21更 可具有一穿孔214，穿过贯通孔203的多根传输线25是经由穿孔214而耦接于测试基板21 的第二面212。这二种技术上的变化都可以有效地缩小测试基板21的面积，同时，将贯通孔 203对电路板20内部线路布局的影响，降至最低。综上所述，本发明所提出的阵列式探针卡，其中ML0/MLC测试基板的面积可有效 地缩小，并使用诸般手段来增强测试基板与电路板之间的固定强度，不但可以降低线路的 长度，还能改善高频线路的阻容延迟。本案得由熟悉本技艺之人士任施匠思而为诸般修饰，然皆不脱如附权利要求书所 欲保护者。
权利要求
1.一种阵列式探针卡，包括一电路板，具有一第一面、一第二面及一贯通孔，该贯通孔贯通该第一面与该第二面；一测试基板，具有一第一面及一第二面，该测试基板以该第一面连接于该电路板的该 第二面，使该测试基板的内部线路与该电路板的内部线路电性连接，该测试基板的该第二 面连接于多个探针线；及至少一接座，该接座是设于该电路板的该第一面上，该接座利用穿过该贯通孔的至少 一传输线而与该测试基板相耦接。
2.如权利要求1所述的阵列式探针卡，其中在该测试基板的该第一面上，更设有同时 位于该贯通孔内的至少一电子元件。
3.如权利要求1所述的阵列式探针卡，其中该贯通孔贯通该电路板的中央区域，在该 测试基板的该第一面上，更填充有同时位于该贯通孔内的一胶体。
4.如权利要求1所述的阵列式探针卡，其中该贯通孔贯通该电路板的中央区域，在该 测试基板的该第一面上，更固定有同时位于该贯通孔内的一支撑件，以预防测试基板受力 变形。
5.如权利要求1所述的阵列式探针卡，其中该贯通孔贯通该电路板的中央区域，该测 试基板是以压合方式透过至少一压合圈而连接于该电路板。
6.如权利要求1所述的阵列式探针卡，其中穿过该贯通孔的部分的该传输线是由该测 试基板与该电路板之间的连接点中最接近该贯通孔的连接点与该测试基板的内部线路电 性连接。
7.如权利要求1所述的阵列式探针卡，其中穿过该贯通孔的多根传输线是耦接于该测 试基板的该第二面。
8.如权利要求1所述的阵列式探针卡，其中该测试基板更具有一穿孔，穿过该贯通孔 的多根传输线是经由该穿孔而耦接于该测试基板的该第二面。
9.一种阵列式探针卡，包括一电路板，具有一第一面、一第二面及一贯通孔，该贯通孔贯通该第一面与该第二面；一测试基板，具有一第一面及一第二面，该测试基板以该第一面连接于该电路板的该 第二面，使该测试基板的内部线路与该电路板的内部线路电性连接，该测试基板的该第二 面连接于多个探针线；及至少一接座，经由该贯通孔而与该测试基板相连接，其中，该贯通孔贯通该电路板的中央区域，该测试基板连接于该电路板时，该贯通孔是 位于该测试基板的中央区域的上方，该接座是设于该贯通孔内。
10.如权利要求9所述的阵列式探针卡，其中在该测试基板的该第一面上，更填充有同 时位于该贯通孔内的一胶体。
11.如权利要求9所述的阵列式探针卡，其中该测试基板的该第一面上，更固定有同时 位于该贯通孔内的一支撑件，以预防测试基板受力变形。
12.如权利要求9所述的阵列式探针卡，其中在该测试基板的该第一面上，更设有同时 位于该贯通孔内的至少一电子元件。
13.如权利要求9所述的阵列式探针卡，其中该测试基板是以压合方式透过至少一压 合圈而连接于该电路板。
全文摘要
本案提供一种阵列式探针卡，包括一电路板，具有一第一面、一第二面及一贯通孔，该贯通孔贯通该第一面与该第二面；一测试基板，具有一第一面及一第二面，使该测试基板的内部线路与该电路板的内部线路电性连接，该测试基板以该第一面连接于该电路板的该第二面，该测试基板的该第二面连接于多个探针线；及至少一接座，该接座是设于该电路板的该第一面上，该接座利用穿过该贯通孔的至少一传输线而与该测试基板相耦接。
文档编号G01R1/073GK102103153SQ20091025814
公开日2011年6月22日 申请日期2009年12月16日 优先权日2009年12月16日
发明者杨惠彬 申请人:旺矽科技股份有限公司