专利名称：单板测试方法及装置的制作方法
技术领域：
本发明涉及通信领域，具体而言，涉及一种单板测试方法及装置。
背景技术：
随着单板设计复杂度的增加，信号速率的提升，新的系统架构的崛起，单板和系统测试变得尤为重要。由于目前的测试更多的是强调功能的实现和信号的质量，芯片自身、芯片间的通讯、单板间的通讯存在很多配合的问题，从短时间的功能和信号质量上看，一般不会有什么问题。但随着多次的拔插通断电，单板间的配合可能会出现一些问题，导致批量使用时，出现一些预想不到的故障。为了克服这一问题，我们提出了单板的反复拔插通断电测试，可人为的拔插和通断电次数毕竟是有限的，自然隐藏的更深的故障是无法及时发现的。 因此，对新开发出的单板进行长时间反复通断电测试成为了一种重要的测试需求。专利申请号为CN200710196539.9的中国专利申请公开了一种自动上电掉电的测试工装设备，该测试工装设备可以实现对受测单板进行自动的反复通断电测试，但该测试工装存在以下不足在通断电测试过程中，各单板出现的故障无法被及时发现，也就是说， 在长时间的反复通断电过程中，由于不可能安排人员长时间的观察单板的运行情况，所以， 即使单板在测试过程中出现故障，也无法及时发现。
发明内容
本发明的主要目的在于提供一种单板测试方法及装置，以至少解决上述的在单板测试过程中，单板故障不易及时发现的问题。根据本发明的一个方面，提供了一种单板测试方法，包括设置需对受测单板进行通断电测试的次数以及每次测试的通电时长和断电时长；在受测单板的通断电测试的过程中，记录并显示单板已通断电测试次数以及单板测试成功次数。进一步地，在受测单板的通断电测试的过程中，当受测单板出现故障时，保存受测单板的故障信息。进一步地，故障信息至少包括以下一种DDR(Double Data Rate SDRAM，二倍速率同步动态随机存储器)检测故障、FPGA(Field Programmable Gate Array，现场可编程门阵列)下载故障、锁相环的配置故障、单板启动故障、业务测试故障。进一步地，在记录并显示受测单板已通断电测试次数以及受测单板测试成功次数之后还包括根据受测单板已通断电测试次数和受测单板测试成功次数是否一致，判断受测单板是否出现故障；当受测单板已通断电测试次数和受测单板测试成功次数不一致时， 根据保存的故障信息确定受测单板的故障原因。进一步地，受测单板为多块，根据Micro TCA (Micro Telecom Computing Architecture，微型电信计算架构)的上电方式给受测单板供电。根据本发明的另一方面，提供了一种单板测试装置，包括计算机和测试工装，其中，计算机，与测试工装相连，用于设置需对受测单板进行通断电测试的次数以及每次测试的通电时长和断电时长；测试工装，与受测单板相连，包括MCU(Micro Control Unit，微控制单元)和数码管，其中，数码管，用于显示受测单板已通断电测试次数以及受测单板测试成功次数；MCU，用于控制数码管的显示和测试故障的统计和记录。进一步地，测试工装还包括测试次数寄存器，用于保存对受测单板进行通断电测试次数，数码管根据测试次数寄存器所保存的内容显示受测单板通断电测试次数；测试成功次数寄存器，用于保存受测单板测试成功次数，数码管根据测试成功次数寄存器所保存的内容显示受测单板测试成功次数。进一步地，测试工装还包括故障状态寄存器，用于保存测试过程中受测单板的状态，当受测单板出现故障时，将故障状态寄存器的对应比特位置1，当故障消失时，将比特位置0 ；故障原因寄存器，用于保存测试过程中发生故障的受测单板的故障原因，当受测单板已通断电测试次数和受测单板测试成功次数不一致时，通过查询故障原因寄存器确定受测单板的故障原因；故障清除寄存器，用于在测试开始前清除故障原因寄存器和故障状态寄存器的所保存的内容。进一步地，故障原因寄存器所保存的故障原因至少为以下一种二倍速率同步动态随机存储器DDR检测故障、现场可编程门阵列FPGA下载故障、锁相环的配置故障、单板启动故障、业务测试故障。进一步地，测试工装还包括继电器/MOS(Metal Oxide Semiconductor，金属氧化物半导体)管，通过电源输出端口与受测单板相连，用于控制并输出供电电源至受测单板。通过本发明，采用数码管显示受测单板已通断电测试次数以及受测单板测试成功次数，使得在单板的通断电测试过程中，当单板出现故障时可以随时发现，从而提高了测试的效果。
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中图1示出了根据本发明实施例的单板测试方法流程图；图2示出了根据本发明实施例的单板测试装置结构框图；图3示出了根据本发明实施例的单板测试系统结构示意图(包括受测单板)；图4示出了根据本发明实施例的单板测试方法流程图；以及图5示出了根据本发明实施例的测试工装的内部结构示意图。
具体实施例方式下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。图1示出了根据本发明实施例的单板测试方法流程图，如图1所示，包括以下步骤步骤S102，设置需对受测单板进行通断电测试的次数以及每次测试的通电时长和断电时长。步骤S104，在受测单板的通断电测试的过程中，记录并显示单板已通断电测试次
5数以及单板测试成功次数。在上述方法中，通过在受测单板的通断电测试的过程中，记录并显示受测单板已通断电测试次数以及受测单板测试成功次数，使得用户在测试的任何时候都可以掌握到当前单板的测试情况，从而可以采取相应的措施，提高了测试的效果。其中，在受测单板的通断电测试的过程中，当受测单板出现故障时，保存受测单板的故障信息。故障信息一般会包括DDR检测故障、FPGA下载故障、锁相环的配置故障、单板启动故障、各业务测试故障等。在上述的方法中，在记录并显示受测单板已通断电测试次数以及受测单板测试成功次数之后还包括根据受测单板已通断电测试次数和受测单板测试成功次数是否一致， 判断受测单板是否出现故障；当受测单板已通断电测试次数和受测单板测试成功次数不一致时，根据保存的故障信息确定受测单板的故障原因。其中，受测单板可以为多块，受测系统框根据Micro TCA架构的上电方式给受测单板供电。图2示出了根据本发明实施例的单板测试装置结构框图，如图2所示，该单板测试装置包括计算机10和测试工装20，其中，计算机10与测试工装20相连，用于设置需对受测单板进行通断电测试的次数以及每次测试的通电时长和断电时长；测试工装20与受测单板(未示出)相连，包括微控制单元22和数码管M，其中，数码管M用于显示受测单板已通断电测试次数以及受测单板测试成功次数；微控制单元22与数码管对相连，用于控制数码管对的显示。 在上述装置中，通过采用数码管显示受测单板已通断电测试次数以及受测单板测试成功次数，使得在单板的通断电测试过程中，当单板出现故障时可以随时发现，从而提高了测试的效果。其中，测试工装还包括测试次数寄存器，用于保存对受测单板进行通断电测试次数，数码管根据测试次数寄存器所保存的内容显示受测单板通断电测试次数；测试成功次数寄存器，用于保存受测单板测试成功次数，数码管根据测试成功次数寄存器所保存的内容显示受测单板测试成功次数。在上述的测试工装中，对应每个槽位的单板开辟故障原因寄存器、故障状态寄存器和故障清除寄存器，每个寄存器为16比特位，每个比特位对应一种故障原因。在开始进行测试时，首先通过故障清除寄存器将故障原因寄存器和故障状态寄存器清除，即将各比特位置零。当故障发生时，故障状态寄存器对应故障比特位置1，同时故障原因寄存器对应比特位置1 ；当故障消失后，故障状态寄存器置0，故障原因寄存器保持不变。当一次通断电完成后，根据故障原因寄存器的值来判断对应槽位的单板有没有出现过故障，如果没有故障，则单板测试成功次数寄存器加1，同时通过数码管显示测试结果； 如果出现故障，单板测试成功次数寄存器值不变，数码管的显示值也不变。故障寄存器可以根据实际需求进行设置，一般可包括DDR检测结果、FPGA下载结果、锁相环的配置结果、单板启动成功次数、各业务测试结果等。该项目需要软件配合使用， 可以灵活配置。图3示出了根据本发明实施例的单板测试系统结构示意图，如图3所示，包括以下部件计算机10、测试工装20和被测BBU系统框30。其中，测试工装20包括MCU 22和数码管M ；被测BBU系统框30插槽中插有多块不同类型的单板32。在本实施例中，自动通断由外部输入-48V电源，通过处理，生成一路供测试工装 20内的MCU 22和数码管M使用的工作电源。另外通过继电器或MOS管控制输出工作电源至被测BBU(Base Band Unit，基带单元)系统框30。为满足Micro TCA架构满载情况下的测试，在测试工装20上面装有20位的数码管24，分别显示通断电次数和各单板测试成功的次数。数码管M的显示由逻辑控制，当然根据需要可以用数码显示专柜代替数码管M。MCU 22分析各受测单板32返回的测试信息， 并将分析结果记录到各逻辑寄存器中。计算机10通过串口连接测试工装20，在测试开始前，可以通过计算机10配置通电时间、断电时间和通断电次数，另外还可以通过计算机10读取各寄存器的内容，查询各单板在测试过程中记录的故障。在实际的运用中，可以根据实际需要测试的单板，灵活地搭建测试环境，只要满足 Micro TCA架构的通讯方案即可，可以满配，也可以选择性的配置。各测试部件的连接也很简单，先将外部输入电源连接到测试工装20上，再由测试工装20控制的电源输出端口输出电源到受测机框30上，然后从各受测单板32上连接串口线到测试工装20上。图4示出了根据本发明实施例的单板测试方法流程图，如图4所示，包括以下步骤步骤S401 开始给测试工装供电，使测试工装正常启动，并可以通过后台PC机串口打印测试工装启动信息和确定测试工装已经启动成功。步骤S402 通过后台PC机串口，设置每次测试的通电时间、断电时间和通断电次数。步骤S403 开始进行测试，可以通过按测试工装上的开始按键，或者通过后台PC 机串口输入开始指令。步骤S404:在开始进行测试后，测试工装会输出电源给受测机框，受测机框根据 Micro TCA架构的上电方式给各受测单板正常供电，单板在启动过程中，由串口向测试工装反馈启动信息。步骤S405 各受测单板启动完成后，由软件控制，自动开始各项测试，并由串口向测试工装反馈测试结果信息。步骤S406 —次测试完成，且通断时间完，测试工装关闭输出给受测设备的电源， 并等待断电时间完，进行下一次的通电测试。步骤S407 在断电期间，数码显示专柜根据实际测试结果，显示当前通断电次数和对应槽位单板测试成功次数，并等待下一次的通电开始。步骤S408 测试结束，测试结束有两种方法，一种是设置的通断电次数达到，另一种是通过按测试工装上的停止按键或通过后台PC机串口输入结束指令。步骤S409 测试结束后，首先可以通过测试工装上的数码显示专柜获取单板通断电次数和各受测单板的测试成功结果是否一致，如果不一致，说明单板在测试过程中出现了异常情况，通过后台PC机串口可以查询各受测单板的测试结果，确定故障是出现在什么地方。图5示出了根据本发明实施例的测试工装的内部结构示意图，如图5所示，该测试工装包括MCU系统20、LED(Light Emitting Diode，发光二极管)显示管M和可擦除可编程逻辑器件EPLD 26，其中，EPLD 26连接在MCU系统20和LED显示管M之间。MCU系统20通过串口与后台的PC机10相连，通过后台PC机10串口，可以设置每次测试的通电时间、断电时间和通断电次数等参数，MCU系统20通过串口与外部的被测系统框中的各单板相连，MCU系统20分析各受测单板返回的信息并将分析结果记录到EPLD 26的逻辑寄存器中。LED显示管M分别显示通断电次数和各单板测试成功的次数，LED显示管M的显示由EPLD 26控制。在本实施例中，测试工装由外部输入-48V电源，通过处理，生成一路供板内处理芯片和数码显示管M使用的工作电源。另外通过继电器/MOS管观，控制输出两路电源，可以同时给多个系统框供电或者某个单板供电。通过本发明的上述实施例，采用自动通断电控制和测试结果记录相结合的方法， 可以通过各种显示方式让用户知道测试过程中单板出现过什么故障，在整个测试过程中用户不需要专门的去跟踪，在测试的任何时候都可以掌握到当前单板的测试结果。另外，还可以将单板在每次通断电过程中的自测结果反馈到自动通断测试工装中，用户可以在后台通过查询的方式，准确的判断单板在长时间的测试过程中出现过那种异常。显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
8
权利要求
1.一种单板测试方法，其特征在于，包括设置需对受测单板进行通断电测试的次数以及每次测试的通电时长和断电时长； 在所述受测单板的通断电测试的过程中，记录并显示所述单板已通断电测试次数以及所述单板测试成功次数。
2.根据权利要求1所述的单板测试方法，其特征在于，当所述受测单板出现故障时，保存所述受测单板的故障信息。
3.根据权利要求2所述的单板测试方法，其特征在于，所述故障信息至少包括以下一种二倍速率同步动态随机存储器DDR检测故障、现场可编程门阵列FPGA下载故障、锁相环的配置故障、单板启动故障、业务测试故障。
4.根据权利要求3所述的单板测试方法，其特征在于，在记录并显示所述受测单板已通断电测试次数以及所述受测单板测试成功次数之后还包括根据所述受测单板已通断电测试次数和所述受测单板测试成功次数是否一致，判断所述受测单板是否出现故障；当所述受测单板已通断电测试次数和所述受测单板测试成功次数不一致时，根据保存的所述故障信息确定所述受测单板的故障原因。
5.根据权利要求1至4任一项所述的单板测试方法，其特征在于，所述受测单板为多块，根据微型电信计算架构Micro TCA的上电方式给所述受测单板供电。
6.一种单板测试装置，其特征在于，包括计算机和测试工装，其中所述计算机，与所述测试工装相连，用于设置需对受测单板进行通断电测试的次数以及每次测试的通电时长和断电时长；所述测试工装，与所述受测单板相连，包括微控制单元MCU和数码管，其中所述数码管，用于显示所述受测单板已通断电测试次数以及所述受测单板测试成功次数；所述MCU，用于控制所述数码管的显示和测试故障的统计和记录。
7.根据权利要求6所述的单板测试装置，其特征在于，所述测试工装还包括测试次数寄存器，用于保存对所述受测单板进行通断电测试次数，所述数码管根据所述测试次数寄存器所保存的内容显示所述受测单板通断电测试次数；测试成功次数寄存器，用于保存所述受测单板测试成功次数，所述数码管根据测试成功次数寄存器所保存的内容显示所述受测单板测试成功次数。
8.根据权利要求6所述的单板测试装置，其特征在于，所述测试工装还包括故障状态寄存器，用于保存测试过程中所述受测单板的状态，当所述受测单板出现故障时，将所述故障状态寄存器的对应比特位置1，当所述故障消失时，将所述比特位置O ；故障原因寄存器，用于保存测试过程中发生故障的受测单板的故障原因，当所述受测单板已通断电测试次数和所述受测单板测试成功次数不一致时，通过查询所述故障原因寄存器确定所述受测单板的故障原因；故障清除寄存器，用于在测试开始前清除所述故障原因寄存器和所述故障状态寄存器所保存的内容。
9.根据权利要求8所述的单板测试装置，其特征在于，所述故障原因寄存器所保存的故障原因至少为以下一种二倍速率同步动态随机存储器DDR检测故障、现场可编程门阵列FPGA下载故障、锁相环的配置故障、单板启动故障、业务测试故障。
10.根据权利要求9所述的单板测试装置，其特征在于，所述测试 工装还包括 继电器/MOS管，通过电源输出端口与所述受测单板相连，用于控制并输出供电电源至所述受测单板。
全文摘要
本发明公开了一种单板测试方法及装置，该单板测试方法包括设置需对受测单板进行通断电测试的次数以及每次测试的通电时长和断电时长；在受测单板的通断电测试的过程中，记录并显示单板已通断电测试次数以及单板测试成功次数。在本发明中，通过在受测单板的通断电测试的过程中，记录并显示受测单板已通断电测试次数以及受测单板测试成功次数，使得用户在测试的任何时候都可以掌握到当前单板的测试情况，从而可以采取相应的措施，提高了测试的效果。
文档编号G01R31/02GK102445626SQ20101050569
公开日2012年5月9日 申请日期2010年10月13日 优先权日2010年10月13日
发明者丘华良 申请人:中兴通讯股份有限公司