专利名称：一种数字信号处理系统的调试工具的制作方法
技术领域：
本实用新型涉及到数字信号处理系统进行调试方面的技术领域。
背景技术：
数字信号处理系统是以数字信号来处理大量信息的器件。其工作原理是接收模拟 信号，转换为0或1的数字信号，再对数字信号进行修改、删除、强化，并在其他系统芯片中 把数字数据解译回模拟数据或实际环境格式。它不仅具有可编程性，而且其实时运行速度 可达每秒数以千万条复杂指令程序，远远超过通用微处理器，是数字化电子世界中日益重 要的电脑芯片。它的强大数据处理能力和高运行速度，是最值得称道的两大特色。数字信号处理系统软件开发过程中经常要对运行程序进行监控，通常的做法是用 带格式转换的屏幕打印函数通过串口把信息输出到调试用的计算机终端。存在的缺点有几点1.由于通常串口的波特率通常最大值是115200Kbit/秒。发送一个字节就需要 86us，输出的速度太慢.2.在调用带格式转换的屏幕打印函数输出某一变量时，通常需要进行格式转换， 这将消耗大量的指令，对于一个实时性要求很强的数字信号处理系统程序将造成很大的影 响·3.在系统只有一个串口时，将影响串口做其它用途。4.不能精确监测某一子程序的执行时间。
实用新型内容本实用新型目的旨在提供一种数字信号处理系统的调试工具，该调试上具能够提 高输出的速度，减少对指令的消耗，减少对芯片外设的占用，配合示波器使用，能精确监测 某一子程序的执行时间和执行的频繁度。为实现上述目的，本实用新型采用的技术方案为一种数字信号处理系统的调试 工具，包括用于调试用的计算机和可编程逻辑芯片，配合示波器使用，所述的调试用的计算 机与所述的可编程逻辑芯片通信连接，所述数字信号处理系统的调试工具包括两个先进先 出存储器芯片，该两个存储器芯片一个用于数据输入、另外一个用于数据输出，所述的先进 先出存储器芯片与所述的可编程逻辑芯片通信连接，所述的数字信号处理系统还包括数字 信号处理系统外设总线，所述的数字信号处理系统外设总线直接与所述的可编程逻辑芯片 通信连接，所述的数字信号处理系统与所述的两个先进先出存储器芯片通信连接。所述一种数字信号处理系统的调试工具，所述的数字信号处理系统的调试工具还 包括8位扩展口，所述的8位扩展口与可编程逻辑芯片通信连接。所述一种数字信号处理系统的调试工具，所述的数字信号处理系统的调试工具在 可编程逻辑芯片的内部建立一个状态机，用于监测所述的调试用的计算机的信号状态，判 断是读地址操作，还是写地址操作，实现所述的调试用的计算机与所述的可编程逻辑芯片的信息交换。所述一种数字信号处理系统的调试工具，所述的调试用的计算机与所述的可编程 逻辑芯片通信协议按照EPP协议进行的。8位扩展口的作用，数字信号处理系统某些信息也可以通过可编程逻辑芯片直接 与8位扩展口通讯(跳过先进先出存储器芯片)，把数据写到扩展口上，使得数字信号处理 系统的某些调试信息更快速的反应在本工具的扩展口引脚上，配合示波器的测量，可以非 常精确的分析出数字信号处理系统某些子程序的执行情况，我们在所需分析的子程序入口 处写一条将扩展口某一引脚置成高电平的指令，子程序出口处写一条将扩展口某一引就脚 置成低电平的指令，通过示波器查看某一引脚是否出现过高低变化的电平，就能确定该子 程序是否执行到，计算某一引脚高低电平变化的次数就可以知道该子程序执行的次数，而 某一引脚高电平的持续时间就是该子程序的执行时间，这些分析对实时数字信号处理系统 是非常必要且有效的。
图1本实用新型实施例的结构示意图；图2本实用新型实施例的数字信号处理系统发数据调试用的计算机的流程图；图3本实用新型实施例数字信号处理系统读调试用的计算机的数据流程图；图4本实用新型实施例调试用的计算机读数据的流程图；图5本实用新型实施例调试用的计算机写数据的流程图
具体实施方式
如图1所示，一种数字信号处理系统的调试工具，包括调试用的计算机101、可编 程逻辑芯片102、存储器芯片103、数字信号处理系统外设总线104、8位扩展口 105 ；包括用 于调试用的计算机101和可编程逻辑芯片102，所述的调试用的计算机101与所述的可编程 逻辑芯片102通信连接，所述数字信号处理系统的调试工具包括两个存储器芯片103，该两 个存储器芯片103—个用于数据输入、另外一个用于数据输出，所述的存储器芯片103与所 述的可编程逻辑芯片102通信连接，所述的数字信号处理系统还包括数字信号处理系统外 设总线104，所述的数字信号处理系统外设总线104直接与所述的可编程逻辑芯片102通 信连接，所述的数字信号处理系统与所述的两个存储器芯片103通信连接。所述的数字信 号处理系统的调试工具还包括8位扩展口 105，所述的8位扩展口 105与可编程逻辑芯片 102通信连接。所述的数字信号处理系统的调试工具在可编程逻辑芯片的内部建立一个状 态机，用于监测所述的调试用的计算机的信号状态，判断是读地址操作，还是写地址操作， 实现所述的调试用的计算机与所述的可编程逻辑芯片的信息交换。所述的调试用的计算机 与所述的可编程逻辑芯片通信协议按照EPP协议进行的。调试用的计算机端101并口通过引脚Jl连接到可编程逻辑芯片引脚的U2对应 关系，可编程逻辑芯片引脚JP3接数字信号处理系统，可编程逻辑芯片引脚jl接调试用的 计算机，可编程逻辑芯片引脚jp2接5V电源，可编程逻辑芯片引脚jp4接8位扩展口。调 试用的计算机端与可编程逻辑芯片引脚U2的通讯是按EPP协议进行的，可编程逻辑芯片内 我们建了一个专门处理EPP协议的状态机，可识别调试用的计算机端过来的读数据，写数据，读地址，写地址命令，调试用的计算机发数据到数字信号处理系统通过引脚Jl发EPP 写数据，数据经调试用的计算机引脚DATA0-7进入可编程逻辑芯片引脚U2，可编程逻辑芯 片引脚U2通过引脚DB0-7送到引脚U3 D0-D7 ；当数字信号处理系统端通过引脚JP3访问 可编程逻辑芯片引脚U2得知引脚U3内有数可读时，引脚U3的数即可通过U3的Q0-Q7被 数字信号处理系统通过JP3读到数字信号处理系统发数到调试用的计算机通过JP3数据 经DATA_IN0-7进入Ul可编程逻辑芯片，调试用的计算机通过Jl访问U2查到Ul有数可读 (可编程逻辑芯片的空满标志都接可编程逻辑芯片内，调试用的计算机端可以访问到它， 数字信号处理系统端也能访问到它)时，通过U2 DB0-DB7把Ul的Q0-Q7的数读到Jl端。 0UT_0 0UT_7是数字信号处理系统同可编程逻辑芯片直接通讯的通道，主要是用来写扩 展口的数据和查询FIFO的空满状态用。J3上的531_ADDR1531_ADDR2为数字信号处理系统 的两个地址信号，它在U2内将被译成四个地址，一个给Ul (CS_1)，一个给U3 (CS_2)，还有两 个留给可编程逻辑芯片自己使用，这样数字信号处理系统通过JP3以不同的地址就能访问 到Ul U2 U3. JPl用来下载可编程逻辑芯片程序用.数字信号处理系统要输出的调试信 息以高速(133Mhz)对先进先出存储器芯片进行写操作，调试用的计算机端的并口通过EPP 协议经由可编程逻辑芯片访问先进先出存储器，解决速度瓶颈问题。由于本方案是通过外 设总线访问的方式输出信息，不会占用外设设备资源。本方案在信息输出没有使用带格式 转换的屏幕打印函数，直接使用自定义的协议输出信息，把带格式转换的屏幕打印函数实 现的处理转移到调试用的计算机端完成，使数字信号处理系统端消耗的指令精简到最小， 且可在调试用的计算机端对过来的数据做多元化处理。一种数字信号处理系统的调试方法，先把于调试用的计算机通过并行口连接至数 字信号处理系统调试工具端口，并把数字信号处理系统调试工具连接到所要调试的数字信 号处理系统的开发板的外设总线上；开启数字信号处理系统调试工具电源，启动调试用的计算机调试软件，调试用的 计算机通过EPP并口协议与数字信号处理系统的可编程逻辑芯片内的状态机通信，用户通 过调试用的计算机发给要调试数字信号处理系统的数据给数字信号处理系统，数字信号处 理系统的调试结果数据传输到调试用的计算机上，经过调试用的计算机的软件把该数据转 换成带格式的信息，显示在调试用的计算机上。如图2所示，数字信号处理系统发数据调试用的计算机的流程；步骤201，系统复位；步骤202，查询可编程逻辑芯片是否写满，如果是写满了，继续步骤201操作，如果 没有写满，进行下一步操作；步骤203，写单个数据到可编程逻辑芯片数据端口 ；步骤204，如果没有写完，就返回步骤202重新操作，如果是写完了，那就结束。所述的数字信号处理系统的调试方法中的EPP有四种通信类型，读地址、写地址、 读数据、写数据；调试用的计算机复位调试工具过程，所述的计算机端发EPP写地址1，可编 程逻辑芯片内的状态机根据EPP通信协议收到地址1，可编程逻辑芯片复位两个存储器芯 片和所述的可编程逻辑芯片。如图3所示，数字信号处理系统读调试用的计算机的数据流程；步骤301，系统复位；[0032]步骤302，查询可编程逻辑芯片是否读空，如果是读空的话，那就结束操作，如果不 是读空，那么进行下一步操作；步骤303，数字信号处理系统读可编程逻辑芯片数据端口，读完了，返回步骤302 重新开始操作直到结束。所述的数字信号处理系统的调试方法中调试用的计算机发数据给数字信号处理 系统过程调试用的计算机通过EPP协议写数据，可编程逻辑芯片状态机根据EPP通信协 议收到数据，可编程逻辑芯片把数据写到其中一片存储器芯片中，该存储器芯片空满标志 会发生变化，数字信号处理系统端会定时通过可编程逻辑芯片查询该存储器芯片的空满标 志，来判断是否有数据可读，当该存储器读空标志为高电平时，说明有数据可读，数字信号 处理系统通过可编程逻辑芯片做地址译码，将该存储器芯片输出部分影射到数字信号处理 系统外设总线上，把该存储器芯片的数据读到数字信号处理系统内。如图4所示，调试用的计算机读数据的流程步骤如下步骤401，系统复位；步骤402，查询可编程逻辑芯片是否读空，如果是读空的话，那么该操作结束，如果 不是读空，那么进行下一步操作；步骤403，调试用的计算机读可编程逻辑芯片数据端口，读完了返回步骤402继续 操作，直到读空为止。所述的数字信号处理系统的调试方法，数字信号处理系统端发数据给调试用的计 算机端用户想查看数字信号处理系统的运行状态时，往往会在某些数字信号处理系统程 序内加一些调试信息输出的语句，这些包括可直接在屏幕上打印输出的信息，有一些是要 经过格式转换才能看到的。所述的数字信号处理系统的调试方法，所述的数字信号处理系统的数据的输出， 对一些字符串，直接输出，对于变量值，自定义一些标志，再根据自定义标志类型对后续收 到的字符作为变量处理，输出时通过格式变换后输出。如图5所示，调试用的计算机写数据流程步骤过程，步骤501，系统复位；步骤502，查询可编程逻辑芯片是否写满，如果写满，就继续查询，如果没有写满， 进行下一步操作；步骤503，写单个数据到可编程逻辑芯片数据端口，如果写完了，就结束操作，如果 没有写完，就返回步骤502继续操作。所述的数字信号处理系统的调试方法，数字信号处理系统写数据时，先通过可编 程逻辑芯片查询存储器芯片是否写满，未写满，数字信号处理系统通过可编程逻辑芯片做 地址译码，将另外一个存储器输入部分影射到数字信号处理系统外设总线上，数字信号处 理系统把数据读到所述的存储器芯片内，当通过可编程逻辑芯片查询存储器芯片半满标志 为高电平时，表示所述的存储器芯片还有至少一半以上的空余空间，数字信号处理系统可 在写了一半容量字节后才需查询该存储器是否写满，提高数字信号处理系统写存储器芯片 的效率。以上对本实用新型实施例所提供的技术方案进行了详细介绍，本文中应用了具体 个例对本实用新型实施例的原理以及实施方式进行了阐述，以上实施例的说明只适用于帮助理解本实用新型实施例的原理；同时，对于本领域的一般技术人员，依据本实用新型实施 例，在具体实施方式
以及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为 对本实用新型的限制。
权利要求1.一种数字信号处理系统的调试工具，包括用于调试用的计算机和可编程逻辑芯片， 选择配合示波器使用，所述的调试用的计算机与所述的可编程逻辑芯片通过并口通信连 接，其特征在于，所述数字信号处理系统的调试工具包括两个先进先出存储器芯片，该两个 先进先出存储器芯片一个用于数据输入、另外一个用于数据输出，所述的存储器芯片与所 述的可编程逻辑芯片通信连接，所述的数字信号处理系统还包括数字信号处理系统外设总 线，所述的数字信号处理系统外设总线直接与所述的可编程逻辑芯片通信连接，所述的数 字信号处理系统与所述的两个先进先出存储器芯片通信连接。
2.根据权利要求1所述一种数字信号处理系统的调试工具，其特征在于，所述的数字 信号处理系统的调试工具还包括8位扩展口，所述的8位扩展口与可编程逻辑芯片通信连 接。
3.根据权利要求1所述一种数字信号处理系统的调试工具，其特征在于，所述的数字 信号处理系统的调试工具在可编程逻辑芯片的内部建立一个状态机，用于监测所述的调试 用的计算机的信号状态，判断是读地址操作，还是写地址操作，实现所述的调试用的计算机 与所述的可编程逻辑芯片的信息交换。
4.根据权利要求1所述一种数字信号处理系统的调试工具，其特征在于，所述的调试 用的计算机与所述的可编程逻辑芯片通信协议按照EPP协议进行的。
专利摘要本实用新型涉及到远程监控的技术领域，公开了一种数字信号处理系统的调试工具，包括用于调试用的计算机和可编程逻辑芯片，所述的存储器芯片与所述的可编程逻辑芯片通信连接，所述的数字信号处理系统还包括数字信号处理系统外设总线，所述的数字信号处理系统外设总线直接与所述的可编程逻辑芯片通信连接，所述的数字信号处理系统与所述的两个先进先出存储器芯片通信连接。该调试工具和调试方法能够提高输出的速度，减少对指令的消耗，减少对芯片外设的占用，配合示波器使用，能精确监测某一子程序的执行时间和执行的频繁度。
文档编号G01R31/28GK201845331SQ20102018509
公开日2011年5月25日 申请日期2010年4月30日 优先权日2010年4月30日
发明者甘国锋 申请人:佛山市智邦电子科技有限公司