专利名称：数字信号处理的制作方法
技术领域：
本发明涉及数字信号处理。
在数字转换设备诸如数字音频混合器中，当出现从一个数字音频信号到另一个数字音频信号的转换(或“切换”)时，当两个信号相同时通常应用该切换。虽然这导致该切换的开始与实现之间的延迟，两个信号是相同的要求减少了由切换产生的可听见“喀啦”的幅度。
利用多比特的PCM(脉码调制)音频信号，检测何时两个信号是相同的是相当直接了当的，简单地比较两个信号的相应PCM样值的数值。
对于一比特的数字音频信号，一个合适的测试是两个一比特的信号在多个相应的连续比特中是相同的。但是，如果要求是在两个信号中m个比特是相同的，则在统计上出现这个情况之前平均延迟2m样值。例如，如果要求是4比特是相同的，则在下一次出现之前平均延迟在64fs系统中约为5毫秒。(这里的fs是指取样率，例如44.1KHz或48Khz。在这个例子中一比特数字音频信号分别具有64fs的比特率或者2.8224或3.072MHz)。但是，这个延迟期间不是界限。
因此，这导致对确定何时实现两个信号之间的切换的两个冲突的要求。虽然在实现该切换之前最好等待两个信号中大量的相应比特是相同的，但是不希望在切换进行之前操作切换控制之后加上长的延迟。
当具有分开时钟源的两个一比特音频信号由单个设备处理时可出现类似的问题，通常在由数字信号的格式规定的容限内两个时钟具有稍微不同的频率。这意味着在这两个信号之间将建立起时钟差(以比特数或时钟周期数表示)。
一定数量的这种差错可由一个输入缓冲器处理，当然一个缓冲器只具有有限的容量。因此，处理这样差错的通常方法是从输入信号中取出或重复样值。这个过程一般称为“时钟滑动”。
为了减少时钟滑动的可听见的影响，最好是在以取下或重复样值数代替的该输入信号和它本身在多个连续样值期间基本上是相同时取下或重复样值。
对于一比特信号，如果要求是在该信号和代替的信号之间m比特是相同的，则在这出现之前在统计上将平均延迟2m样值。例如，如果要求是14比特是相同的，则在下一次出现之前平均延迟在64fs系统中约为5毫秒。
在这个时延期间(这不是界限)，进一步的时钟误差将建立在可能超过该缓冲器容量的程度。但是，如果使用很松的准则给出较快的响应(例如，只有几个比特必须是相同的要求)，则在取下或重复样值时时钟滑动操作可产生主观的干扰声(例如喀啦)。
本发明提供一比特数字信号处理设备，响应于第一和第二信号的m个连续比特是相同的检测，通过从第一个一比特信号转换到第二个一比特信号产生一个输出一比特信号，该设备包括根据该转换操作的紧急性变化m的装置。
这里，“紧急性”例如可以是从转换操作开始过去的时间，或者输入和输出时钟之间的相位偏差的比特期间数。因此，由于该操作变得更紧急，考虑这两个信号“相同”的准则是不严格的。
本发明的实施例提供一比特数字转换设备，在希望的转换时间或之后通过从第一个输入一比特信号转换到第二个一比特信号产生一个输出一比特信号，该设备包括在希望的转换时间设定控制值m为一个预定的初始值整数的装置；检测第一和第二一比特信号的相应m比特序列是否相同的装置；响应第一和第二一比特信号的相应m比特序列相同的检测，从第一个一比特信号转换到第二个一比特信号的装置；和以从希望的转换时间过去的时间逐渐地递减m的值的装置。
在本发明中，叙述了上述两个明显地冲突的要求。
当开始切换或转换操作时，判断两个信号是否足够相同以便执行转换操作的准则被制定为相对地严格，其中大量连续的相应比特必须相同。
但是，随着时间的推移，该准则逐渐放松，因此在这两个信号中要求越来越少的比特是相同的。
在本发明的实施例中，最终在从转换操作的开始的一个预定时间(如10毫秒)，该要求可减少，因此两个信号只一比特必须是相同的---实际上瞬时地满足的准则。
这个安排意味着，如果两个信号足够相同，则将迅速地出现切换并且具有减少的喀啦声。但是，在本发明的实施例中，上限(在这个例子中为10毫秒)可设定在切换实现之前可出现的时间长度。
本发明的实施例提供通过丢弃或重复一比特信号的数据比特补偿该输入比特率与该输出时钟之间的相位偏差同步具有一个输入比特率的一比特数字信号的相位与输出时钟的相位的设备，该设备包括一个缓冲器，根据该输出时钟，接收一比特信号的比特和输出该一比特信号的比特；用于检测该输出时钟信号的比特期间数的装置，此比特期间数即为输入比特率与该输出时钟之间的相位差；根据该比特期间数设定控制值m为一个的整数值的装置，这样m低于较高的比特周期数；用于检测一比特信号的前m比特序列是否与以相对于前m比特序列偏移n比特的相应的m比特序列是相同的装置；和响应一比特信号的相应m比特序列是相同的检测，用于在从缓冲器的一比特信号的输出中丢弃或重复n比特，以便减少该输入比特率与该输出时钟之间的相位偏差的装置。
根据本发明和在这些特定的实施例中，叙述了上述两个明显地冲突的要求。
当当前时钟误差相对地小时(例如为缓冲器容量的一小部分)，在一个或几个样值可取出或重复之前通过要求大量的比特是相同的，对时钟滑动提出严格的准则。
但是，随着时钟误差的样值数增加和缓冲器容量用完，该准则逐渐地放松，在该信号与代替的信号之间要求越来越少的比特是相同的。在本发明的实施例中，最终地，当该缓冲器实际上已满时，该要求可能只是两个信号的一个比特必须是相同的---实际上瞬时满足的准则。
现在只通过举例、参见附图叙述本发明的实施例，其中相同的部件以相同的标号表示，和其中
图1是一比特数字转换设备的示意图；和图2示意地表示一比特数字信号同步设备。
参见附图，图1是一比特数字转换设备的示意图，通过一对输入一比特数字信号20、30之间的转换产生一个输出一比特信号。
两个输入信号之间的转换操作是由用户按下接到定时器50和比较器60的控制按钮40开始的。定时器50的输出接到控制器70，它响应来自定时器50指示从控制按钮40被按下和开始转换操作过去的时间的信号，产生一个控制值m。
在比较器60的控制下，两个输入信号20、30并行地提供给移位寄存缓冲器80、90和开关100。
图1的设备的操作如下。比较器60控制开关100操作在两个输入信号20、30之间转换。为了进行转换，比较器60要求两个输入信号20、30的m比特(存储在移位寄存缓冲器80、90中)是相同的。
控制值m(必须相同的比特数)由控制器70响应从开始转换操作过去的时间进行设定。当首先开始转换操作时，控制值m设定为相对大的比特数，例如20比特。该控制值m随时间逐渐地减小。例如，值m可以以与增加的过去时间的线性关系递减。在转换事件开始之后的预定时间，考虑转换操作可延迟的最大时间，控制值m达到一个非常低的数，如一比特。(两个输入信号的每个信号的一比特是相同的要求基本上瞬时地满足)。
参见图2，所示的设备例如可构成一个数字音频混合控制台或其它音频处理装置的输入级。
图2的设备接收输入一比特数字信号110和提供输出一比特数字信号120。该输入信号根据输入时钟源定时，而输出信号120根据处理时钟源130(它可能是在图2设备的内部或外部)定时。一般地，该输入时钟源和该处理时钟源通常是相同的比特率，但是在由使用的特定数字信号传输格式允许的容限内偏离。
该输入信号在缓冲器140中缓存。这是这种类型的缓冲器下一个接收的输入比特将被写入的位置由写指示符150控制(写指示符150又由缓冲器写控制器160控制)，而从该缓冲器读出的输出信号的比特的位置类似地由在缓冲读控制器180的控制下的读指示符170控制。基本上，由于每个比特被写入缓冲器140，写指示符150提前一比特，而且由于每个比特从缓冲器140读出，读指示符170提前一比特。
希望在任何时间在该缓冲器中保持一定量的数据。例如，对于总缓冲器容量为100比特，则该系统可设定该缓冲器在任何时间保持该输入
注意，表6中样品3-2、3-4、3-6和3-8TCC的测量值无法求出。
如从表5和6中显见，包含20摩尔％或更少的TiO2、ZrO2、BaO和SrO中的至少一种的样品3-1、3-3、3-5、3-7和3-9与包含超过大约20摩尔％的相同的添加成分的样品3-2、3-4、3-6和3-8相比，允许介电常数进一步提高。
另外，可通过包含大约20摩尔％或更少的上述添加成分比较容易地进行TCC的控制，或更具体地说，TCC的变化，这在把总共包含大约20摩尔％或更少的TiO2、ZrO2、BaO和SrO中的至少一种的样品3-1、3-3、3-5、3-7和3-9之间以及把不包含添加成分的样品3-10与样品3-1、3-3、3-5、3-7和3-9相比是显然的。
同时，包含大于20摩尔％添加成分的样品3-2、3-4、3-6和3-8使得介质损耗(tanδ)和绝缘电阻劣化。可以认为是因为不能得到好的介质膜(因为这样得到的玻璃的玻璃化程度可能劣化，或晶体熔化温度可能降低)。
第四实施图3是显示陶瓷振荡器13的截面图，该振荡器具有厚膜电容器11和12，在这个第四实施例中将制造该振荡器。
陶瓷振荡器13有一由电绝缘材料制成的基片14。在基片14上，对称地顺<p>因此，对于较高的值n，m的值是较小的。
在其它实施例中，“滑动”的比特数(n)不需要与该输入和输出时钟之间的相位误差一样。它可以更小，在这种情况下可出现部分补偿，或者更大，在这种情况下可能出现过补偿。但是，该相位误差与要求相同的比特数m之间的关系可不变，如上所述的。
因此，本发明的实施例提供从一个信号转换到另一个信号(在一种情况下是一个不同的信号，而在另一种情况下是第一信号的延迟的或提前的形式)的设备，其中应用测试检测两个信号的m个连续比特是否相同，这里值m根据该转换的紧急性而变化。
权利要求
1.一比特数字信号处理设备，响应于第一和第二信号的m个连续比特是相同的检测，通过从第一个一比特信号转换到第二个一比特信号产生一个输出一比特信号，该设备包括根据该转换操作的紧急性变化m的装置。
2.根据权利要求1的设备，其中该变化装置可操作，根据从开始转换操作过去的时间变化m，因此对于较长的过去时间， m一般较小。
3.根据权利要求1的设备，其中第二个一比特信号是第一信号的延迟的或提前的形式，因此从第一个一比特信号转换到第二个一比特信号可改变该一比特信号的相位以与输出时钟一致，该变化装置能够根据该一比特信号与该输出时钟之间的相位偏移变化m，因此对于较大的相位偏移，m一般较小。
4.一比特数字转换设备，在希望的转换时间或之后通过从第一个输入一比特信号转换到第二个输入一比特信号产生一个输出一比特信号，该设备包括在希望的转换时间设定控制值m为一个预定的初始值整数的装置；检测第一个和第二个一比特信号的相应m比特序列是否相同的装置；响应第一个和第二个一比特信号的相应m比特序列是相同的检测，从第一个一比特信号转换到第二个一比特信号的装置；和以从希望的转换时间过去的时间逐渐地递减m的值的装置。
5.根据权利要求4的设备，其中m的值以与从该希望的转换时间过去的时间基本线性的关系递减。
6.根据权利要求4或5的设备，其中第一个和第二个一比特数字信号各是一比特数字音频信号。
7.通过丢弃或重复一比特信号的数据比特补偿该输入比特率与该输出时钟之间的相位偏差，同步具有一个输入比特率的一比特数字信号的相位与输出时钟的相位的设备，该设备包括一个缓冲器，根据该输出时钟，接收一比特信号的比特和输出该一比特信号的比特；用于检测该输出时钟信号的比特期间数的装置，该比特期间数为输入比特率与该输出时钟之间的相位差；根据该比特期间数设定控制值m为一个整数值的装置，因此对于较大的比特期间数，m较小；用于检测一比特信号的前m比特序列是否与以相对于前m比特序列偏移n比特的相应的m比特序列是相同的装置；和响应一比特信号的相应m比特序列是相同的检测，从该缓冲器的一比特信号的输出中丢弃或重复n比特，以便减少该输入比特率与该输出时钟之间的相位偏差的装置。
8.根据权利要求7的设备，其中n等于该输入比特率与该输出时钟的失相的比特期间数。
9.根据权利要求7或8的设备，其中该检测装置可操作以检测相对于该缓冲器的希望的占用的相位偏移。
10.根据前面权利要求的任何一个权利要求的设备，其中该一比特数字信号是一比特数字音频信号。
11.数字信号同步设备基本上如前面参考附图所叙述的。
12.一比特数字转换设备基本上如前面参考附图所叙述的。
13.一比特数字信号处理设备基本上如前面参考附图所叙述的。
全文摘要
一比特数字信号处理设备响应第一和第二信号m的个连续比特是相同的检测,通过从第一个一比特信号转换到第二个一比特信号产生一个输出一比特信号,该设备包括根据该转换操作的紧急性变化m的装置。
文档编号G11B20/00GK1190289SQ9712296
公开日1998年8月12日 申请日期1997年11月27日 优先权日1996年11月27日
发明者P·C·伊斯泰, C·斯莱特, P·D·苏尔佩 申请人:索尼英国有限公司