专利名称：电容dc模型中寄生电容的测量方法
技术领域：
本发明涉及半导体元件的测试领域，尤其涉及一种电容DC模型中寄生电容的测
量方法。
背景技术：
形成于半导体基板上的集成电路包括多个有源和无源元件，例如电阻器、电感器、 电容器、晶体管、放大器等。上述元件是依照设计规格(design specification)而制造，其中设计规格定义上述元件所表现的电学特性(如电阻值、电感值、电容值、增益等)和结构特征。一般而言，希望能够确认每一个制造的元件是否符合其特定的设计规格，然而，在元件整合进集成电路后，个别的元件通常无法很容易地被测试。因此，集成电路个别元件的独立复制元件(stand-alone copies)被制造于晶片(wafer)之上，其中，复制元件由与集成电路元件相同的工艺所制造，并具有与集成电路元件相同的电学特性和结构特征，从而代替测试集成电路元件的电学特性。在测试期间，复制元件由杆状线(bar line)和导引线(feed line)连接至测试垫 (test pads)，测试垫进一步电性连接至外部的测试装置。然而，虽然复制元件能够准确的代替集成电路元件的结构特征和电学特性，但是由于杆状线、导引线和测试垫的存在，采用复制元件测量的电学特性包括由所述杆状线、导引线和测试垫(例如杆状线、导引线和测试垫的电阻值、电容值和电感值)产生的寄生效应(parasitics)。现有技术通常采用称为去嵌入(de-embedding)的方法，测量所述杆状线、导引线和测试垫产生的寄生效应。现有技术中，建立电容DC模型通常需要测量各种不同长度和宽度的电容。不同尺寸的电容，用于测量的杆状线和导引线的长度和宽度也不同，因此，为了对不同尺寸的电容去除寄生效应，就需要对每种尺寸的电容制作对应的去嵌入结构(de-embedding structure)，从而导致需要制作较多的去嵌入结构，这些去嵌入结构会占用较大的晶圆面积。
发明内容
为了减小去嵌入结构占用的晶圆面积，本发明提供一种电容DC模型中寄生电容的测量方法。一种电容DC模型中寄生电容的测量方法，包括如下步骤选取电容，形成用于测量所述选取的电容的两个测试垫，测量所述两个测试垫之间的电容值；形成连接于所述测试垫的导引线，测量并计算所述导引线产生的电容值；形成连接于所述导引线的杆状线，测量并计算所述杆状线产生的电容值；利用待测电容的导引线与所述选取电容的导引线的尺寸比值，计算所述待测电容的导引线产生的电容值；利用待测电容的杆状线与所述选取电容的杆状线的尺寸比值，计算所述待测电容的杆状线产生的电容值；根据所述测试垫之间的电容值，所述待测电容的导引线产生的电容值，所述待测电容的杆状线产生的电容值计算所述待测电容的寄生电容。
上述方法优选的一种技术方案，形成所述导引线后，测量所述两个测试垫之间的电容值C2，则所述导引线产生的电容值C3 = C2-C1，其中，Cl为所述导引线形成前，所述两个测试垫之间的电容值。上述方法优选的一种技术方案，形成连接于所述导引线的杆状线后，测量所述两个测试垫之间的电容值C4，则所述杆状线产生的电容值C5 = C4-C2。上述方法优选的一种技术方案，所述待测电容的寄生电容值C6 = C1+C3*X+C5*Y， 其中，X为所述待测电容的导引线与所述选取电容的导引线的尺寸比值，Y为所述待测电容的杆状线与所述选取电容的杆状线的尺寸比值。上述方法优选的一种技术方案，比值X等于比值Y。上述方法优选的一种技术方案，X为所述待测电容的导引线与所述选取电容的导引线的长度比值。上述方法优选的一种技术方案，Y为所述待测电容的杆状线与所述选取电容的杆状线的长度比值。与现有技术相比，本发明的测试方法利用不同电容的杆状线、导引线产生的电容值与杆状线、导引线的尺寸之间的比例关系，通过制作一种电容的去嵌入结构，即可计算出不同电容的寄生电容，从而减小了占用晶圆的面积。
图1是本发明的电容DC模型中寄生电容的测量方法的流程图。图2到图5是本发明的电容DC模型中寄生电容的测量方法的各步骤示意图。
具体实施例方式本发明的方法用于测量的寄生电容为由杆状线、导引线和测试垫产生的寄生电容。本发明利用不同电容的杆状线、导引线产生的电容值与杆状线、导引线的尺寸之间的比例关系，通过制作一种电容的去嵌入结构，即可计算出不同电容的寄生电容。为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细描述。请参阅图1，图1是本发明的电容DC模型中寄生电容的测量方法的流程图。本发明的电容DC模型中寄生电容的测量方法包括如下步骤选取电容，形成用于测量所述选取的电容的两个测试垫11，如图2所示，测量所述两个测试垫11之间的电容值Cl。形成连接于所述测试垫11的导引线12，如图3所示，测量并计算所述导引线12产生的电容值C3。优选的，在形成所述导引线12后，测量所述两个测试垫12之间的电容值 C2，则两个测试垫11之间的导引线12产生的电容值C3 = C2-C1。形成连接于所述导引线12的杆状线13，如图4所示，测量并计算所述杆状线13产生的电容值C5。优选的，在形成所述杆状线13后，测量所述两个测试垫11之间的电容值 C4，则所述杆状线13产生的电容值C5 = C4-C2。选取待测电容，如图5所示，利用待测电容的导引线14与所述选取电容的导引线 12的尺寸比值，计算所述待测电容的导引线14产生的电容值C3*X，其中，X为所述待测电容的导引线14与所述选取电容的导引线12的尺寸比值，优选的，所述比值为长度比 值。
利用待测电容的杆状线15与所述选取电容的杆状线13的尺寸比值，计算所述待测电容的杆状线15产生的电容值C5*Y，其中，Y为所述待测电容的杆状线15与所述选取电容的杆状线13的尺寸比值，优选的，所述比值为长度比值，所述比值X也可以与Y相等。根据所述测试垫11之间的电容值Cl，所述待测电容的导引线14产生的电容值 C3*X，所述待测电容的杆状线15产生的电容值C5*Y，计算所述待测电容的寄生电容C6 = C1+C3*X+C5*Y。优选的，当X = Y时，所述待测电容的寄生电容C6 = C1+C3*X+C5*X。与现有技术相比，本发明的测试方法利用不同电容的杆状线、导引线产生的电容值与杆状线、导引线的尺寸之间的比例关系，通过制作一种电容的去嵌入结构，即可计算出不同电容的寄生电容，从而减小了占用晶圆的面积。在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明并不限于在说明书中所述的具体实施例。
权利要求
1.一种电容DC模型中寄生电容的测量方法，其特征在于，包括如下步骤选取电容，形成用于测量所述选取的电容的两个测试垫，测量所述两个测试垫之间的电容值；形成连接于所述测试垫的导引线，测量并计算所述导引线产生的电容值；形成连接于所述导引线的杆状线，测量并计算所述杆状线产生的电容值；利用待测电容的导引线与所述选取电容的导引线的尺寸比值，计算所述待测电容的导引线产生的电容值；利用待测电容的杆状线与所述选取电容的杆状线的尺寸比值，计算所述待测电容的杆状线产生的电容值；根据所述测试垫之间的电容值，所述待测电容的导引线产生的电容值，所述待测电容的杆状线产生的电容值计算所述待测电容的寄生电容。
2.如权利要求1所述的电容DC模型中寄生电容的测量方法，其特征在于，形成所述导引线后，测量所述两个测试垫之间的电容值C2，则所述导引线产生的电容值C3 = C2-C1，其中，Cl为所述导引线形成前，所述两个测试垫之间的电容值。
3.如权利要求2所述的电容DC模型中寄生电容的测量方法，其特征在于，形成连接于所述导引线的杆状线后，测量所述两个测试垫之间的电容值C4，则所述杆状线产生的电容值 C5 = C4-C2。
4.如权利要求3所述的电容DC模型中寄生电容的测量方法，其特征在于，所述待测电容的寄生电容值C6 = C1+C3*X+C5*Y，其中，X为所述待测电容的导引线与所述选取电容的导引线的尺寸比值，Y为所述待测电容的杆状线与所述选取电容的杆状线的尺寸比值。
5.如权利要求4所述的电容DC模型中寄生电容的测量方法，其特征在于，X= Y。
6.如权利要求4所述的电容DC模型中寄生电容的测量方法，其特征在于，X为所述待测电容的导引线与所述选取电容的导引线的长度比值。
7.如权利要求4所述的电容DC模型中寄生电容的测量方法，其特征在于，Y为所述待测电容的杆状线与所述选取电容的杆状线的长度比值。
全文摘要
本发明涉及一种电容DC模型中寄生电容的测量方法，包括选取电容，测量两个测试垫之间的电容值；形成连接于所述测试垫的导引线，测量并计算所述导引线产生的电容值；形成连接于所述导引线的杆状线，测量并计算所述杆状线产生的电容值；利用待测电容的导引线、杆状线与所述选取电容的导引线、杆状线的尺寸比值，计算所述待测电容的导引线、杆状线产生的电容值；根据所述测试垫之间的电容值，所述待测电容的导引线产生的电容值，所述待测电容的杆状线产生的电容值计算所述待测电容的寄生电容。本发明的方法能够减小去嵌入结构占用的晶圆面积。
文档编号G01R27/26GK102243275SQ20111010332
公开日2011年11月16日 申请日期2011年4月25日 优先权日2011年4月25日
发明者王兵冰 申请人:上海宏力半导体制造有限公司