专利名称：一种可靠性数据存储式多功能电表的制作方法
技术领域：
本发明属于电学能量计量技术领域，涉及一种可靠性数据存储系统及其设备，应用在对数据存储系统有严格要求的工业环境场合，尤其是一种具有高可靠性数据存储式多功能电表。
背景技术：
目前，随着DL/T6452007多功能电能表通信规约的实施，电能表记录的数据将变的非常庞大，电力公司对电表存储数据的可靠性要求也相应有很大的提高，但又因面临成本和功耗等方面的苛刻要求，同时考虑到数据存储的安全性和可靠性，电能表还不能使用 Nand Flash—类的大容量存储器，这是因为Nand Flash中有坏块，且坏块的不确定性和不稳定性使得其使用必须引入文件系统的支持，但是文件系统需要占用比较多的系统资源空间，在成本，功耗、可靠性有要求的电能表行业，文件系统的引入将导致成本的急剧增加， Nand Flash的功耗也是不容忽视的问题，这使得其不适合在单一 PCB版上做多芯片备份， 这样当Nand Flash损坏时，文件系统将无能为力，最终将导致整个数据的丢失，从而可靠性相对就降低许多。所以必须使用功耗低，体积小，且能满足电网应用要求，并可实现多片同时贴装在PCB上，实现数据的可靠备份。data flash或e印rom作为存储器，具有体积小，无坏块，功耗低，可实现多芯片备份，因此在工业应用领域，尤其是在电能表领域，data flash 和e印rom非常适合做电能表的可靠数据存储系统。使用多片存储芯片进行同类数据的多备份，可以充分极大降低因一片存储芯片的损坏而导致电能表数据丢失的风险，如果再加上存储校验系统，可进而保护数据的完整性和安全性。此外，在软件上还需要保证存储的可扩展性和可移植性，不能因存储的更换而导致存储系统出现大范围的改动升级而导致软件的维护和测试难度大增。归结起来，现有的电能表技术普遍存在着结构复杂，功能简单，数据存储容量小，可靠性差，电能计量准确性低，安全性能不佳，使用成本高，自身能耗大和体积笨重等缺点。
发明内容
本发明的目的在于克服现有技术存在的缺点，寻求设计制备一种高可靠性数据存储式多功能电能计量表，以解决电能表对日益增长的存储系统的安全性、可靠性、大容量存储的需求，使用大容量、长寿命data flash或e印rom，通过对软硬件功能划分，设计提出对软硬件存储系统进行分层备份管理的电表技术方案，其按照自下而上的方式分为五层，第一层为硬件层，第二层为具体芯片读写驱动层，第三层为存储统一编址抽象层，第四层为存储区域属性划分和数据校验层，第五层为应用层接口。为了实现上述发明目的，本发明的主体结构包括载波通信模块、GPRS无线通信模块、红外通信模块、第一路485通信、第二路485通信、电源模块、电压互感器、电流互感器、 三相电能计量专用ASIC、外扩内存、外扩铁电存储器、低功耗字符段码液晶、eeprom或data flash存储器和主控CPU;主控CPU设有五个异步收发串口，其中，电力线载波通信模块与主控CPU的对应串口电信息连接；GPRS无线通信模块与主控CPU的对应串口电信息连接；红外通信模块与主控CPU的对应串口电信息连接，第一路485通信与主控CPU14的对应串口电信息连接；第二路485通信与主控CPU的对应串口电信息连接；电源模块分别与电力线载波通信模块、主控CPU、三相电能计量专用ASIC、外扩内存、外扩铁电存储器、低功耗字符段码液晶、e印rom或者data flash存储器的电源输入端电连接，实现各模块的电源供应； 来源于外供电路的三相电压线路A、B、C分别接入电压互感器，电压互感器的输出经电阻采样后与三相电能计量专用ASIC的电压线路差分输入采样管脚电信息连接；电流回路经电流互感器实现信号变换，电流互感器的输出经电阻采样后与三相电能计量专用ASIC的电流线路差分输入采样管脚连接；三相电能计量专用ASIC介于主控CPU和电压互感器、电流互感器之间，根据采样输入进行三相计量参数的采集与运算，并通过通信口与主控CPU提供交互；低功耗字符段码液晶与主控CPU电信息连接，实现显示数据的输出显示；^prom或 data flash存储器与主控CPU的SPI或IIC总线电信息连接，eeprom或data flash存储器采用多芯片备份存储结构，以降低系统因其中之一损坏，而导致数据丢失的概率。本发明为满足高可靠性数据存储的安全性要求的电能表需求，采用存储系统软硬件分层管理方式，对存储空间进行统一线性化编址处理，再在统一线性化编址处理的基础上，采用多芯片备份存储，具体数据存储采用取模循环存储的方式存储数据；多芯片备份存储对所有芯片采用统一线性化编址方式；采用的存储系统软硬件分层管理技术模式的核心在于对五个层次功能职责的划分及软硬件实现，其中第三层线性统一编址，第五层采集数据的循环存储模式为电能表的核心技术结构；第一层为硬件层，选用擦写寿命高于10万次以上的dataflash、铁电、e印rom存储芯片，采用2片以上的芯片进行数据备份，支持扇区擦除，页擦除，页编程；第二层为具体芯片读写驱动层，负责实现具体芯片读写驱动和擦除功能，并向第三层提供接口 ；第三层为存储统一编址抽象层，负责将所有存储器按照一个线性连续空间OxOOOOOOOO-OxNNNNNNNN进行统一编址，并向第四层封装存储器信息，同时向第四层提供应用接口 ；第四层为数据校验层，负责对待写入存储器数据进行数据的校验生产和校验处理，同时向第三层提供接口，第四层最终实现对硬件的完全封装；第五层为应用层接口，负责根据芯片的种类进行存储属性的分类，并按照待存储数据类型及大小，根据第三层线性空间，划分出各类采集数据的实际空间划分实现取模循环存储，对所有的数据进行循环取模存储，即对任意待存储数据，按照其相应的长度N，以及存储空间的长度M,计算循环存储的模数Mod = M/N，其中Mod为下取整，实际使用时应按照如下方式使用实际待存储数据地址=本类数据分配的基地址+((pos) % Mod)*N ；其中pos为实际的存储指针，pos 需要在使用寿命比较长的RAM或铁电中存放。本发明与现有技术相比，其整机电学结构原理可靠，制备成本低，使用寿命长，数据存储安全性好，容量大，自身体积小，能耗低，可以取代现有的电能表而应用于工业用电场合。
图1为本发明的结构原理示意框图。
具体实施例方式
下面结合附图和实施例对本发明进一步说明。实施例本实施例的主体结构包括载波通信模块1、GPRS无线通信模块2、红外通信模块3、 第一路485通信4、第二路485通信5、电源模块6、电压互感器7、电流互感器8、三相电能计量专用ASIC9、外扩内存10、外扩铁电存储器11、低功耗字符段码液晶12、e印rom或data flash存储器13和主控CPU14 ；主控CPU14设有五个异步收发串口，其中，电力线载波通信模块1与主控CPU14的对应串口电信息连接；GPRS无线通信模块2与主控CPU14的对应串口电信息连接；红外通信模块3与主控CPU14的对应串口电信息连接，第一路485通信4与主控CPU14的对应串口电信息连接；第二路485通信5与主控CPU14的对应串口电信息连接；电源模块6分别与电力线载波通信模块1、主控CPU14、三相电能计量专用ASIC9、外扩内存10、外扩铁电存储器11、低功耗字符段码液晶12、e印rom或者data flash存储器13 的电源输入端电连接，实现各模块的电源供应；来源于外供电路的三相电压线路A、B、C分别接入电压互感器7，电压互感器7的输出经电阻采样后与三相电能计量专用ASIC9的电压线路差分输入采样管脚电信息连接；电流回路经电流互感器8实现信号变换，电流互感器8 的输出经电阻采样后与三相电能计量专用ASIC9的电流线路差分输入采样管脚连接；三相电能计量专用ASIC9介于主控CPU14和电压互感器7、电流互感器8之间，根据采样输入进行三相计量参数的采集与运算，并通过通信口与主控CPU14提供交互；低功耗字符段码液晶12与主控CPU14电信息连接，实现显示数据的输出显示；e印rom或data flash存储器 13与主控CPU14的SPI或IIC总线电信息连接，eeprom或data flash存储器13采用多芯片备份存储结构，以降低系统因其中之一损坏，而导致数据丢失的概率。本实施例为了满足高可靠性数据存储的安全性要求的电能表需求，采用存储系统软硬件分层管理方式，对存储空间进行统一线性化编址处理，再在统一线性化编址处理的基础上，采用多芯片备份存储，具体数据存储采用取模循环存储的方式存储数据；多芯片备份存储对所有芯片采用统一线性化编址方式；存储具体数据时采用取模循环存储的方式存储数据；采用的存储系统软硬件分层管理技术模式的核心在于对五个层次功能职责的划分及软硬件实现，其中第三层线性统一编址，第五层采集数据的循环存储模式为电能表的核心技术结构；第一层为硬件层，选用擦写寿命高于10万次以上的data flash、 铁电、e印rom存储芯片，采用2片以上的芯片进行数据备份，支持扇区擦除，页擦除，页编程；第二层为具体芯片读写驱动层，负责实现具体芯片读写驱动和擦除功能，并向第三层提供接口 ；第三层为存储统一编址抽象层，负责将所有存储器按照一个线性连续空间 OxOOOOOOOO-OxNNNNNNNN进行统一编址，并向第四层封装存储器信息，同时向第四层提供应用接口 ；第四层为数据校验层，负责对待写入存储器数据进行数据的校验生产和校验处理， 同时向第三层提供接口，第四层最终实现对硬件的完全封装；第五层为应用层接口，负责根据芯片的种类进行存储属性的分类，并按照待存储数据类型及大小，根据第三层线性空间， 划分出各类采集数据的实际空间划分实现取模循环存储，对所有的数据进行循环取模存储，即对任意待存储数据，按照其相应的长度N，以及存储空间的长度M，计算循环存储的模数Mod = M/N，其中Mod为下取整，实际使用时应按照如下方式使用实际待存储数据地址 =本类数据分配的基地址+((pos) % Mod)*N ；其中pos为实际的存储指针，pos需要在使用寿命比较长的RAM或铁电中存放。
权利要求
1.一种可靠性数据存储式多功能电表，其特征在于主体结构包括载波通信模块、GPRS 无线通信模块、红外通信模块、第一路485通信、第二路485通信、电源模块、电压互感器、 电流互感器、三相电能计量专用ASIC、外扩内存、外扩铁电存储器、低功耗字符段码液晶、 eeprom或data flash存储器和主控CPU ；主控CPU设有五个异步收发串口，其中，电力线载波通信模块与主控CPU的对应串口电信息连接；GPRS无线通信模块与主控CPU的对应串口电信息连接；红外通信模块与主控CPU的对应串口电信息连接，第一路485通信与主控 CPU14的对应串口电信息连接；第二路485通信与主控CPU的对应串口电信息连接；电源模块分别与电力线载波通信模块、主控CPU、三相电能计量专用ASIC、外扩内存、外扩铁电存储器、低功耗字符段码液晶、e印rom或者data flash存储器的电源输入端电连接，实现各模块的电源供应；来源于外供电路的三相电压线路接入电压互感器，电压互感器的输出经电阻采样后与三相电能计量专用ASIC的电压线路差分输入采样管脚电信息连接；电流回路经电流互感器实现信号变换，电流互感器的输出经电阻采样后与三相电能计量专用ASIC 的电流线路差分输入采样管脚连接；三相电能计量专用ASIC介于主控CPU和电压互感器、 电流互感器之间，根据采样输入进行三相计量参数的采集与运算，并通过通信口与主控CPU 提供交互；低功耗字符段码液晶与主控CPU电信息连接，实现显示数据的输出显示；e^rom 或data flash存储器与主控CPU的SPI或IIC总线电信息连接，e印rom或data flash存储器采用多芯片备份存储结构，以降低系统因其中之一损坏，而导致数据丢失的概率。
2.根据权利要求1所述的可靠性数据存储式多功能电表，其特征在于采用存储系统软硬件分层管理方式，对存储空间进行统一线性化编址处理，再在统一线性化编址处理基础上，采用多芯片备份存储，具体数据存储采用取模循环存储方式存储数据；多芯片备份存储对所有芯片采用统一线性化编址方式；采用的存储系统软硬件分层管理技术核心在于对五个层次功能职责的划分及软硬件实现，第一层为硬件层，选用擦写寿命高于10万次以上的 data flash、铁电、e印rom存储芯片，采用2片以上的芯片进行数据备份，支持扇区擦除、 页擦除和页编程；第二层为具体芯片读写驱动层，负责实现具体芯片读写驱动和擦除功能， 并向第三层提供接口 ；第三层为存储统一编址抽象层，负责将所有存储器按照一个线性连续空间OxOOOOOOOO-OxNNNNNNNN进行统一编址，并向第四层封装存储器信息，同时向第四层提供应用接口 ；第四层为数据校验层，负责对待写入存储器数据进行数据的校验生产和校验处理，同时向第三层提供接口，第四层最终实现对硬件的完全封装；第五层为应用层接口，负责根据芯片的种类进行存储属性的分类，并按照待存储数据类型及大小，根据第三层线性空间，划分出各类采集数据的实际空间划分实现取模循环存储，对所有的数据进行循环取模存储，即对任意待存储数据，按照其相应的长度N，以及存储空间长度M，计算循环存储的模数Mod = M/N，其中Mod为下取整，实际使用时应按照如下方式使用实际待存储数据地址=本类数据分配的基地址+((pos) % Mod)*N ；其中pos为实际的存储指针，pos需要在使用寿命比较长的RAM或铁电中存放。
全文摘要
本发明属于电学能量计量技术领域，涉及一种可靠性数据存储式多功能电表，主控CPU设有五个异步收发串口，其中，电力线载波通信模块、GPRS无线通信模块、红外通信模块、第一路485通信和第二路485通信分别与主控CPU的对应串口电信息连接；电源模块分别与各用电单元模块的电源输入端电连接，实现各模块的电源供应；三相电压接入电压互感器，电压互感器或电流互感器的输出经电阻采样后与三相电能计量专用ASIC的电压或电流线路差分输入采样管脚连接；三相电能计量专用ASIC介于主控CPU和电压互感器、电流互感器之间，低功耗字符段码液晶与主控CPU电信息连接，采用多芯片备份存储结构，其结构原理可靠，成本低，数据存储安全性好，容量大，体积小。
文档编号G01R22/06GK102253279SQ20111014830
公开日2011年11月23日 申请日期2011年6月3日 优先权日2011年6月3日
发明者尹光明 申请人:青岛乾程电子科技有限公司